PERCOBAAN II

PENGENALAN PERANCANGAN RANGKAIAN DIGITAL

MENGGUNAKAN FPGA

Sapta W Manurung(14S18029)

Dosen: Good Fried Panggabean, ST.,MT, Ph.d (0125097301)

Asisten : Yoshua Philip
Tanggal Percobaan : 11 Oktober 2019
Kode MK - Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro
Institut Teknologi Del

Abstrak---Pada percobaan ini kita akan
melakukan desain full adder dengan skematik
VHDL. Dimana full adder adalah adder yang
menambahkan 3 input namun menghasilkan 2
output. Pada percobaan ini kita akan
menggunakan software QUARTUS dan modelsim
altera untuk mendesain full adder. Pada
percobaan 1A kita akan mendesain full adder
dengan menggunakan QUARTUS. Didalam
percobaan ini kita disuruh membuat sebuah
rangkain, kemudian kita compile melihat apakah
ada yang error di dalam rangkaian tersebut.
Kemudian kita membuat wave from editor untuk
menampilkan time logika. Pada percobaan 1B.
kita akan mendesain full adder dengan bahasa
VDHL, sama halnya dengan percobaan 1A namun
bedanya kita menggunakan bahasa bukan
rangkaian. Percobaan 1 C mendesain carry adder
dengan menggunakan VHDL. Percobaan 1D
simulasi dengan menggunakan modelsim altera.
Percobaan 1E membuat testbench.
Kata kunci: full adder, quartus altera, dan
VHDL.
1. PENDAHULUAN
yang digunakan dalam FPGA adalah VDHL dan
Verilog. VHDL (Very High Speed Integrated
Hardware Description Language) digunakan untuk
merancang atau memodelkan rangkaian digital.
Adapun tujuan kita dalam percobaan kedua ini
adalah
1. Mempelajari teknik perancangan rangkaian
digital dengan target FPGA.
2. Dapat melakukan perancangan rangkaian
digital dengan target FPGA baik
menggunakan pendekatan skematik maupun
bahasa VHDL.
2. TINJAUAN PUSTAKA
a. FPGA
FPGA adalah sebuah IC yang dapat diprogram dan
dapat di konfigurasi yang disebut blok logika. FPGA
juga berfungsi mensimulasikan rangkaian digital
dengan menguunakan led yang perancangan nya
dilakukan dengan software QUARTUS. Flowchart
alur perancangan rangkaian digital dengan
menggunakan FPGA dari software ALTERA.

FPGA (Field Programmable Gate Array) adalah

sebuah IC yang sering digunakan untuk
pengimplementasian rangkaian digital. FPGA terdiri
dari beberapa gerbang logika yaitu AND, OR, NOT,
dan beberapa jenis yang lebih kompleks seperti
decoder, adder, multiplexer, dan lain lain. Bahasa
 Gambar 3 Tabel Kebenaran FULL ADDER

Keunggulan dari full adder bila kita bandingkan

dengan half adder adalah kemampuan nya dalam
menampung dan menjumlahkan carry in yang berasal
dari carry out sebelumnya. Oleh karena itu full adder
dapat menjumlahkan 3 bit input yaitu A,B, dan Cin
untuk menghasilkan 2 Output yaitu SUM dan Cout.

3. PROSEDUR PERCOBAAN
Peralatan yang akan kita gunakan dalm praktikum ini
adalah:

Gambar 1 Alur Perancangan FPGA 1. Laptop yang telah terinstal QUARTUS II

2. FPGA development board, tipe ALTERA
b. FULL ADDER DE1 beserta perlengkapannya yang
meliputi:
Full adder adalah adder yang menambahkan tiga
a. Board FPGA tipe DE1.
Input dan menghasilkan dua Output. Dua Input yang
pertama adalah A dan B dan Input yang ketiga adalah b. Catu daya+ kabel dan konektor
Carry (Cin) dan keluaran nya telah ditetapkan yaitu C tambahan
out. Sedangkan Output dari kedua input lainnya c. Kabel downloaderUSB-Blaster
adalah SUM . A. PERCOBAAN 1A MENDESAIN FULL
ADDER DENGAN SKEMATIK
a. Membuat Project Baru Dengan
Menggunakan Quartus II
1. Buatlah sebuah folder dengan nama Percobaan 1
A dan 1B.
2. Jalankan Quartus II 13.0 sp1 Web Edition
3. Klik File – New Project Wizard, klik Next

Gambar 2 Full Adder

Adapun table kebenaran dari table kebenaran

adalah.
4. Pada kolom paling atas klik “…” kemudian cari
folder Percobaan 1 A yang telah dibuat
b. Memilih dan menempatkan komponen
sebelumnya.
1. Klik file — New kemudian pilih block
diagram/schematic File dan klik ok. Simpan
percobaan tersebut sebagai Percobaan 1A.

5. Klik Next sampai ke jendela Add files.

6. Pada daftar family pilih cycloneII dan device 2. Buka jendela symbol tool dengan mengklik ikon
EP2C20F484C7 setelah itu klik finish. gerbang AND
3. Kemudian buatlah rangkaian seperti gambar
yang dibawah ini

d. Simulasi Sirkuit yang di rancang.

1. Pilih file – new. Pilih University
Program VWF dan klik OK..
2. Waveform Editor Window akan
diperlihatkan. Simpan file dengan nam
Percobaan 1A.vwf.
4. Pilih orthogonal node tool pada bagian toolbar.
Kemudian arahkan ujung pointer mouse dari
ujung gerbang ke gerbang lainnya.
5. Ubah nama dari pin sesuai gambar diatas A, B,
C, A_OUT, B_OUT, C_OUT dan SUM
c. Menetapkan pin 1/0 pada kaki FPGA
1. Simpan skematik yang telah dibuat, kemudian
klik Ctrl+K
2. Pilih assignment—pin planer(pastikan tidak ada
yang error)
3. Klik Node Name untuk mengurutkan pin.
4. Pada kolom Location double klik kiri pada
kolom, kemudian cari pin sesuai table yang di
3. Klik edit—insert—insert node bus. Klik
modul.
node finder kemudian tombol list untuk
menemukan Node Finder output dan
inputnya. Kemudian klik << untuk
menambahkan node di selected node.
 1. Klik File—New , pilih VDHL File
kemudian klik OK.
2. Simpan file dengan nama Percobaan 1B,
kemudian ketik kode VDHL dibawah ini
setelah itu CTRL+S.

4. Klik OK. Maka akan tampil seperti gambar

di bawah ini. Kemudian klik kiri masukan
A, klik symbol Overwrite Clock. Atur
masukan A sebesar 10 ns, masukan B
sebesar 20 ns, dan masukan C sebesar 40 ns.

3. Untuk langkah langkah berikutnya sama

seperti percobaan 1A. ikuti kembali mulai
dari percobaan c.

C. PERCOBAAN 1C MENDESAIN CARRY

ADDER DENGAN VDHL
a. Prosedur Percobaan
1. Buatlah folder dengan nama Percobaan 1C
an project baru dan top level entity.
2. Tambahkan file VHDL dan ketik kode yang
ada dibawah ini.
3. Lakukan simulasi secara functional.

5. Pilih menu simulation –Run functional

simulation, untuk melakukan simulation.
B. PERCOBAAN 1B MENDESAIN FULL
ADDER DENGAN BAHASA VDHL
a. Membuat project
1. Klik File—new project wizard
2. Cari folder Percobaan 1B yan g telah dibuat
sebelumnya.
3. Beri nama project Percobaan1B, buat
cyclone nya menjadi cyclone II dan device
family EP2C20F484C7
4. Klik finish.
b. Menuliskan desain VDHL
D. PERCOBAAN 1D: SIMULASI
SEDERHANA MENGGUNAKAN
MODELSIM
a. Memulai simulasi dengan menggunakan
modelsim ALTERA STARTER EDITION
13.0
1. Buka lah program model sim ALTERA
STARTER EDITION 13.0
2. Pilih folder direktori file dengan cara, pilih
file—Change direktori, pilihlah foler
direktori kerja.
3. Buatlah library baru dengan cara file— 3. Tambahkan wave dengan cara melakukan
New—Library. Buatlah library work. Right Click—Add—To Wave—All item in
region

b. Menjalankan Simulasi Dengan

Menggunakan Modelsim ALTERA 4. Pada sequence signal, kilik kanan kemudian
STARTER EDITIO 13.0 piluh clock. Atur clock pada simulasi untuk
1. Compile desain dengan cara memilih sinyal A gunakan 50 ps, sinyal B gunakan
compile—compile kemudian pilih file apa 100ps dan untuk sinyal C gunakan 200 ps.
yang akan di compile, setelah siap klik 5. Jalan simulasi dengan cara Simulate--Run
tombol done. 6. Setelah dapat simulasi, klik kanan –no Force
2. Pilih menu simulate—Start simulation kemudian Simulate—Run
kemudian pilih OK, pilih modul yang adaa 7. Setelah dapat simulasi klik kanan –Force
di library work . kemudian Simulate—Run.
4. HASIL DAN ANALISIS
a. Percobaan 1A dan Percobaan 1B
Keuntungan menggunakan skematik adalah skematik
dapat merancang dengan menggunakan ukuran dan
kompleksitas, sedangkan kekurangannya adalah
kesalahan sedikit pada rangkaian akan
mengakibatkan banyak terjadi error, lebih susah
menggunakan skematik dibandingkan menggunakan
bahasa VHDL.

b. Percobaan 1C
Pada peercobaan ini VHDL berhasil di compile
namun tidak dapat disimulasikan. Hal itu dikarenakan
programnya error.

c. Percobaan 1D

Gambar 4 Percobaan 1A

Gambar 6 Rangkaian Normal

Gambar 5 Percobaan 1B

Analisis Percobaan 1A dan 1B: bentuk

keluaran menggunakan skematik sama dengan bentuk
keluaran menggunakan bahasa VHDL.hal itu
dikarenakan input dan output yang dimasukkan
kedalam rangkaian dan VHDL sama Keuntungan
mengunakan VHDL untuk mendesain system adalah
memungkinkan perilaku system perlu dijelaskan dan
diverifikasi sebelum alat sintesis menterjemahkan Gambar 7 No Force
kedalam perangkat keras dan pengimplementasian
nya lebih mudah dibandingkan menggunakan
skematik, sedangkan kekurangan nya adalah tidak
dapat merancang /mendesain system menggunakan
ukuran dan kompleksitas, dan juga banyak perancang
yang masih kurang kenal dengan bahasa VHDL.

Gambar 8 Force
Analisis: Pada percobaan 1D kita melakukan
simulasi sedehana dengan menggunakan modelsim,
perbedaan penggunaan modelsim dan quartus adalah
model sim dapat melakukan testbench dan tappng
sinyal namun testbench sendiri lebih sering
digunakan oleh user FPGA yang telah mahir,
sedangkan quartus pemakaiannya lebih mudah
kepada orang yang baru belajar(friendly). Ada 3
gambar diatas yaitu simulasi normal, no force dan
force. Pada simulasi normal terlihat diagramnya
sesuai dengan input dan output pada Percobaan 1B
sebelumnya. Pada gambar force dan noforce,kita
dapat melihat bahwa gambar diagramnya tidak
muncul, yang muncul adalah garis berwarna merah
itu artinya input yang kita masukkan sebelumnya
tidak dapat diolah oleh force dan noforce. Perbedaan
force dan no force adalah garis merah pada force
lebih panjang dibandingkan no force.
d. Percobaan 1E
Percobaan 1E tidak kami lakukan dikarenakan
terjadi kekurangan waktu.
5. KESIMPULAN
Kesimpulan pada percobaan ini adalah dalam
merancang rangkaian digital kita memiliki 2 cara
yaitu dengan menggunakan skemati rangkaian dan
bahasa VHDL dan mempunyai 2 software juga yaitu
QUARTUS II dan Modelsim. Dan masingmasing
meiliki kelebihan dan kekurangan.
1. Pada penggunaan Modelsim kiita dapat membuat
testbench dan tapping sinyal, namun pada
umumnya modelsim ini digunkan oleh orang
yang telah terbiasa menggunakan nya.
2. Keuntungan kita menggunakan QUARTUS II
adalah penggunaanya yang lebih mudah bagi
pemula. Dan dalam perancangaan nya dilakukan
dengan dua cara yaitu dengan skematik dan
bahasa VHDL, keduanya memberikan hasil yang
benar dan sama.
3. Rangkaian Adder dapat dibuat dengan beberapa
cara. Dimana fungsi adder ini aadalah
menjumlahkan bilangan biner dengan
menggunakan gerbang logika.
6. DAFTAR PUSTAKA
[1] Modul Praktikum System Digital Institut
Teknologi Del
[2]
https://dokumen.tips/documents/el210221321
3060.html
[3] https://www.geeksforgeeks.org/full-adder-
digital-electronics/
[4]
http://www.antragama.com/2016/12/pengenal
an-desain-menggunakan-fpga.html
7. LAMPIRAN