DE HUANCAVELICA
FACULTAD DE INGENIERÍA
ELECTRÓNICA – SISTEMAS
ESCUELA PROFESIONAL DE
INGENIERÍA ELECTRÓNICA
“AÑO DE LA LUCHA CONTRA LA CORRUPCIÓN E IMPUNIDAD”
INFORME DEL
LABORATORIO III
CURSO: CIRCUITOS DIJITALES II
DOCENTE: Mg. Ing. JAVIER CAMILO POMA PALACIOS
TEMA: PRIMER LABORATORIO DE CD
INTEGRANTES: MENDOZA TAIPE RONY ROYS
ASTO TORRES YERSON
GUTIERREZ QUILCA JOSEF
CICLO: IV
PAMPAS – TAYACAJA
2019
1
INDICE:
ENCUNCIADO N° 1
1. INTRODUCCIÓN ..................................................................................................................... 5
2. MATERIALES .......................................................................................................................... 5
3. CONFIGURACIÓN DE PINES DE LOS CIRCUITOS INTEGRADOS UTILIZADOS: ......................... 6
1. C.I. 74ls00 .......................................................................................................................... 6
2. C.I. 74ls02 .......................................................................................................................... 7
3. C.I. 74ls04 .......................................................................................................................... 7
4. C.I. 74ls08 .......................................................................................................................... 8
5. CI. 74ls32 ........................................................................................................................... 8
6. C.I. 74ls47 .......................................................................................................................... 9
7. C.I. 74ls48 .......................................................................................................................... 9
8. C.I. 74ls85 ........................................................................................................................ 10
9. C.I. 74ls11 ........................................................................................................................ 10
10. C.I. 74ls192 .................................................................................................................. 11
11. C.I. 74ls193 .................................................................................................................. 11
4. REDUCCIONES REALIZADAS UTILIZANDO MAPA DE KARNAUG .......................................... 12
5. ESQUEMA DEL CIRCUITO ELECTRÓNICO SIMULADO EN PROTEUS ..................................... 13
6. CONCLUSIONES ................................................................................................................... 13
ENCUNCIADO N° 3
7. INTRODUCCIÓN ................................................................................................................... 14
8. MATERIALES ........................................................................................................................ 15
9. CONFIGURACIÓN DE PINES DE LOS CIRCUITOS INTEGRADOS UTILIZADOS: ....................... 15
1. C.I. 74ls76 ........................................................................................................................ 15
2. C.I. 74ls08 ........................................................................................................................ 16
3. CI. 74ls32 ......................................................................................................................... 17
4. C.I. 7447........................................................................................................................... 17
5. C.I. NE555 ........................................................................................................................ 18
10. REDUCCIONES REALIZADAS UTILIZANDO MAPA DE KARNAUG ...................................... 18
1. TABLA DE TRANSICIÓN SEGÚN MOORE .......................................................................... 18
2. TABLA DE TRANSICIÓN FF J-K .......................................................................................... 19
3. REDUCCION UTILIZANDO EL FLIP FLOP J-K ...................................................................... 20
4. SIMPLIFICANDO CON MAPA DE KARNAUG: .................................................................... 20
2
11. ESQUEMA DEL CIRCUITO ELECTRÓNICO SIMULADO EN PROTEUS ................................. 21
1. CIRCUITO ARMADO (74ls76, 74ls08,74ls32, 74ls47 Y DISPLAY ANODO COMUN) .......... 21
2. CIRCUITO ARMADO (NE 555) .......................................................................................... 21
12. ESQUEMA DEL CIRCUITO ELECTRÓNICO FINAL IMPLEMENTADO .................................. 22
1. CIRCUITO IMPLEMENTADO EN PROTOBOARD ............................................................... 22
13. APLICACIONES DEL CIRCUITO DISEÑADO........................................................................ 22
14. CONCLUSIONES ............................................................................................................... 23
ENCUNCIADO N° 7
15. INTRODUCCIÓN: .............................................................................................................. 25
16. OBJETIVOS: ...................................................................................................................... 25
a. Objetivos generales: ........................................................................................................ 25
a. Objetivos específicos: ...................................................................................................... 25
17. MATERIALES E INSTRUMENTOS: ..................................................................................... 25
a. Materiales: ...................................................................................................................... 25
b. Instrumentos: .................................................................................................................. 26
18. DESARROLLO Y PROCEDIMIENTO.................................................................................... 26
1. Plan de trabajo: ............................................................................................................... 26
2. Metodología: ................................................................................................................... 26
3. Procedimiento: ................................................................................................................ 27
19. INFORME: ........................................................................................................................ 27
1. DATA SHET DEL 74LS74 ................................................................................................... 27
2. DATA SHET DEL 74LS04 ................................................................................................... 27
3. DATA SHET DEL 74LS08 ................................................................................................... 28
4. DATA SHET DEL 74LS11 ................................................................................................... 28
5. DATA SHET DEL 74LS32 ................................................................................................... 28
6. TABLA DE VERDAD DEL CIRCUITO ................................................................................... 29
1. SIMPLIFICANDO EN MAPA DE KARNAUG ........................................................................ 30
2. SIMULACIÓN EN PROTEUS .............................................................................................. 30
20. ANEXOS: .......................................................................................................................... 31
21. APLICACIONES: ................................................................................................................ 32
3
ENCUNCIADO N° 1
CONTROL DE ASCENSOR:
4
1. INTRODUCCIÓN
Las señales de entrada al sistema serán el piso donde está el ascensor (PA) y
el código del piso destino (PD). Las salidas del sistema serán las señales S (de
subir), B (de bajar) y A (Activar movimiento del ascensor, lo que significa activar
motor PAP), se activa si la diferencia entre el piso actual y el destino es mayor o
igual a dos. Todas las señales son activas con nivel alto, por lo tanto, el ascensor
se detendrá cuando S = B = 0, es decir, cuando no se active ninguna de las dos
órdenes de subir o bajar.
2. MATERIALES
5
3. CONFIGURACIÓN DE PINES DE LOS CIRCUITOS
INTEGRADOS UTILIZADOS:
1. C.I. 74ls00
Descripción
El circuito 7400 contiene cuatro puertas NAND de 2 entradas, su uso está muy
difundido en el álgebra de Boole para implementar las funciones. Con estas
puertas lógicas podemos invertir una señal o generar una lógica para activar otro
circuito integrado. También podemos construir una Báscula R-S Asíncrona con
un par de puertas, como podemos ver en el esquema adjunto.
6
2. C.I. 74ls02
Descripción
La puerta NOR o compuerta NOR es una puerta lógica digital que implementa la
disyunción lógica negada. Cuando todas sus entradas están en baja (0), su
salida está en alta (1), mientras que cuando una sola de sus entradas o ambas
están en 1, su salida va a estar en 0.
3. C.I. 74ls04
Descripción
En lógica digital, un inversor, puerta NOT o compuerta NOT es una puerta lógica
que implementa la negación lógica. Siempre que su entrada está en 0 (cero) o
en baja, su salida está en 1 o en alta. La función física del inversor, es la de
cambiar en su salida el nivel del voltaje de su entrada entre los definidos como
lógico alto y lógico bajo.
7
4. C.I. 74ls08
Descripción:
Entradas Salidas
A1 B1 Y1
A2 B2 Y2
A3 B3 Y3
A4 B4 Y4
GND VCC
5. CI. 74ls32
El cl. 74ls32 es un compuerta OR es una puerta lógica digital que implementa
la disyunción lógica, se comporta de acuerdo a la tabla de verdad mostrada a la
derecha. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está
en 0 o en BAJA, mientras que cuando al menos una o ambas entradas están en
1 o en ALTA, su SALIDA va a estar en 1 o en ALTA.
8
6. C.I. 74ls47
El C.I. 7447 es un decodificador/controlador de BCD a siete segmentos con
salidas de activación en bajo, diseñadas para la conducción directa de
indicadores incandescentes o Display de ánodo común.
Descripción:
7. C.I. 74ls48
Descripción
9
8. C.I. 74ls85
Descripción
9. C.I. 74ls11
Descripción
10
10. C.I. 74ls192
Descripción
11
4. REDUCCIONES REALIZADAS UTILIZANDO MAPA DE
KARNAUG
N° A B C D E F G
1010 1 1 1 1 1 1 0
1011 0 1 1 0 0 0 0
1100 1 1 0 1 1 0 1
1101 1 1 1 1 0 0 1
1110 0 1 1 0 0 1 1
1111 1 0 1 1 0 1 1
SIMPLIFICANDO PARA A
A=AB’CD’+ABD
SIMPLIFICANDO PARA B
B=AB’C+AB’C+ABD’
SIMPLIFICANDO PARA C
C=ABD’+AC
SIMPLIFICANDO PARA D
D=AB’CD’+ABC’+ABD
SIMPLIFICANDO PARA E
D=AB’CD’+ABC’D’
SIMPLIFICANDO PARA F
F=A’BD’+ABC
12
5. ESQUEMA DEL CIRCUITO ELECTRÓNICO SIMULADO EN
PROTEUS
6. CONCLUSIONES
13
ENCUNCIADO N° 4
Un circuito secuencial tiene una entrada y una salida. El diagrama de estado se
muestra en la figura Diseñar, simular el circuito secuencial con FF. En la salida
debe colocarse un Led para observarla secuencia.
7. INTRODUCCIÓN
14
8. MATERIALES
1. C.I. 74ls76
15
3, 8 Clear-1/Clear-2
Cuando Clear es alto, el flip flop establecerá Q = 0 y no Q =
1
12,16 K-1/ K-2
Pin de entrada del Flip Flop
4,9 J-1 / J-2
Otro pin de entrada del Flip Flop
10,14 Q-1(bar) / Q-2
(bar) Pin de salida invertido de Flip Flop
11,15 Q-1 / Q-2
Pin de salida del flip flop
2. C.I. 74ls08
El TTL 74ls08 contiene en su interior 4 compuertas lógicas AND, las cuales
cada una contiene dos entadas independientes y una salida.
Circuito
integrado 74ls08
Descripción:
Entradas Salidas
A1 B1 Y1
A2 B2 Y2
A3 B3 Y3
A4 B4 Y4
GND VCC
16
3. CI. 74ls32
El cl. 74ls32 es un compuerta OR es una puerta lógica digital que implementa
la disyunción lógica, se comporta de acuerdo a la tabla de verdad mostrada a la
derecha. Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida
está en 0 o en BAJA, mientras que cuando al menos una o ambas entradas
están en 1 o en ALTA, su SALIDA va a estar en 1 o en ALTA.
4. C.I. 7447
El C.I. 7447 es un decodificador/controlador de BCD a siete segmentos con
salidas de activación en bajo, diseñadas para la conducción directa de
indicadores incandescentes o Display de ánodo común.
Descripción:
Circuito
integrado 7447
17
5. C.I. NE555
Descripción:
1: GND
2: Disparo
3: Salida
4: Reinicio
5: Control de voltaje
6: Umbral
7:Descarga
8: Voltaje de alimentación
) (VCC
CK 𝑸𝒕 𝑸𝒕+𝟏 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
18
2. TABLA DE TRANSICIÓN FF J-K
𝑵°− 𝑱𝟐 𝑲𝟐 𝑱𝟏 𝑲𝟏 𝑱𝟎 𝑲𝟎
0 0 X 1 X 1 X
1 1 X 0 X 0 X
2 0 X 0 X X 0
3 1 X 1 X X I
4 0 X X 0 0 X
5 0 X X 1 0 X
6 0 X X 1 X 0
7 0 X X 0 X 1
8 X 1 1 X 0 X
9 X 1 1 X 1 X
10 X X X X X X
11 X X X X X X
11 X 1 X 1 0 X
13 X 0 X 1 0 X
14 X X X X X X
15 X X X X X X
19
3. REDUCCION UTILIZANDO EL FLIP FLOP J-K
𝑵°− 𝒒𝟐 𝒒𝟏 𝒒𝟎 E 𝑸𝟐 𝑸𝟏 𝑸𝟎 Salida S
0 0 0 0 0 0 1 1 0
1 0 0 0 1 1 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 1 1 0 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 0 0 1
6 0 1 1 0 0 0 1 0
7 0 1 1 1 0 1 0 1
8 1 0 0 0 0 1 0 0
9 1 0 0 1 0 1 1 0
10 1 0 1 0 X X X X
11 1 0 1 1 X X X X
11 1 1 0 0 0 0 0 0
13 1 1 0 1 1 0 0 0
14 1 1 1 0 X X X X
15 1 1 1 1 X X X X
𝑱𝟐 =𝑞′1 E SALIDA
𝑲𝟎 =E
20
11. ESQUEMA DEL CIRCUITO ELECTRÓNICO SIMULADO EN
PROTEUS
21
12. ESQUEMA DEL CIRCUITO ELECTRÓNICO FINAL
IMPLEMENTADO
22
14. CONCLUSIONES
23
ENCUNCIADO N° 7
Diseñar, simular e implementar un circuito secuencial programable que
este sujeto a la siguiente tabla de
combinaciones. Utilizar FF- D (74HCT74).
TABLA AL QUE DEVE DE RESPONDER EL CIRCUITO DISEÑADO
24
15. INTRODUCCIÓN:
16. OBJETIVOS:
a. Objetivos generales:
a. Objetivos específicos:
a. Materiales:
Cables UTP.
Compuertas Lógicas (TTL)
C.I. 74LS74
C.I. 74LS11
C.I. 74LS04
C.I. 74LS08
C.I. 74LS32
Fuente de alimentación de 5 voltios.
25
6 led.
1 switch.
Protoboard
b. Instrumentos:
Multímetro.
1. Plan de trabajo:
Para desarrollar el proyecto se realizará un estudio en libros, apuntes de clase,
documentos relacionados al curso y tema, etc. para el análisis y entendimiento
de lo que consiste el proyecto y así de tal manera proceder a la elección de los
componentes. Teniendo elegidos los componentes se procede al estudio de sus
hojas de datos, luego al diseño del hardware en simulación (incluyendo fuente
de alimentación). Teniendo todo el hardware listo se procede a la programación
del sistema. Una vez realizada la programación de nuestro sistema se procede
a realizar las pruebas de los circuitos electrónicos en las tablas de nodos. Ya
comprobada la funcionalidad de los circuitos, procedemos a la implementación
de todo el sistema electrónico.
2. Metodología:
Siguiendo un protocolo como guía de trabajo, lo primero consistía en revisar uno
a uno cada componente utilizado en este proyecto para ir descartando posibles
fallas a futuras pruebas, leímos detenidamente las hojas de datos de cada
componente que requería de ciertos parámetros, entre esto, la tensión con la
que trabajaban los componentes para no dañarlos, en caso de los transmisores
el número máximo de byte que podían enviar y recibir en el tiempo necesario,
así como su frecuencia de transmisión, y seguido a esto hicimos los cálculos
correspondientes para cada uno. Una vez hecho todo esto, proseguimos a
montar nuestro circuito en un Protoboard, luego teniendo en cuenta que el
funcionamiento era el esperado montamos el circuito en las tarjetas vírgenes
para tener un trabajo con buena presentación.
26
3. Procedimiento:
Este proyecto lo primero que armamos fue la tabla de entrada pero antes
debemos saber la tabla de transición del flip flop para luego reducirlo con el
karunaug y simularlo en el ProteuS.
19. INFORME:
Se comprobó que los circuitos integrados que utilizamos en la práctica
cumple con los parámetros de voltaje que se dan en la teoría.
27
3. DATA SHET DEL 74LS08
28
6. TABLA DE VERDAD DEL CIRCUITO
TABLA AL QUE DEBE DE CUMPLIR EL CIRCUITO
N A B C D E F X0 X1 A B C D E F Da Db Dc Dd De Df
0 0 0 0 0 0 0
0 0 0 0 0 0 0 1 0 0 0 0 0 1
252 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1
4 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0
8 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0
16 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0
32 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0
64 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0
128 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1
1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
253 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
5 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1
9 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
17 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
33 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
65 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
129 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
2 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0
254 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0
130 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0
66 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0
34 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0
18 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0
10 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1
6 0 0 0 0 0 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0
3 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
255 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
7 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
131 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
67 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
35 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
19 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
11 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
29
1. SIMPLIFICANDO EN MAPA DE KARNAUG
DA G´H+A´B´C´D´E´GH´+BF´G´+FGH´
DB G´H+CF´G´+AF´G
DC G´H+DF´G´+BF´GH´
DD G´H+EF´G´+CF´GH´
DE G´H+E´FG´+DF´GH´
DF G´H+B´C´D´E´F´G´+EF´GH´+EFG´
2. SIMULACIÓN EN PROTEUS
30
20. ANEXOS:
31
21. CONCLUCIONES:
22. APLICACIONES:
32