4-5 Karnaugh map method

Hasil

Peta Karnaugh (K map) adalah alat grafis yang digunakan untuk menyederhanakan persamaan logika

atau untuk mengkonversi tabel kebenaran ke sirkuit logika yang sesuai dalam sederhana,

Tertib

Proses. Meskipun K-map dapat digunakan untuk masalah yang melibatkan

Nomor

variabel masukan, kegunaan praktis terbatas pada lima atau enam

Variabel.

Diskusi berikut akan terbatas pada masalah dengan

Empat

input karena bahkan

lima dan enam-masukan

masalah yang

terlalu terlibat

Dan

adalah

terbaik dilakukan oleh program komputer.

Format peta karnaugh

Peta K, seperti tabel kebenaran, adalah sarana untuk menunjukkan hubungan

antara input logika dan output yang dikehendaki. Gambar 4-11 menunjukkan tiga contoh

K peta untuk dua, tiga, dan empat variabel, bersama dengan yang sesuai

Tabel kebenaran. Contoh ini mengilustrasikan penting berikut

Poin:

1. tabel kebenaran memberikan nilai output X untuk setiap kombinasi

memasukkan nilai input. Peta K memberikan informasi yang sama di

Format. Setiap kasus dalam tabel kebenaran sesuai dengan persegi di K

Peta. Misalnya, pada gambar 4-11 (a), kondisi A = 0, B = 0 dalam

Tabel kebenaran sesuai dengan A B persegi di peta K. Karena

Tabel kebenaran menunjukkan X = 1 untuk kasus ini, 1 ditempatkan di A B persegi di

peta K. Demikian pula, A = 1, B = 1 kondisi dalam tabel kebenaran sesuai

ke AB

persegi peta K. Karena X

= 1 untuk kasus ini,

1 ditempatkan di lapangan AB. Semua kotak lain diisi dengan 0s. Ini

ide yang sama digunakan dalam peta tiga dan empat variabel yang ditampilkan

Gambar.
2. K-peta kotak diberi label sehingga horizontal berdekatan kotak DIF-Fer hanya dalam satu variabel.
Sebagai contoh, Bagian atas kiri persegi di empat-variabel peta adalah ABC D, sedangkan kuadrat segera
ke kanannya adalah ABCD (hanya variabel D berbeda). Demikian pula, kotak vertikal berdekatan hanya
berbeda dalam satu variabel. Sebagai contoh, kiri atas persegi adalah ABC D, sedangkan kuadrat
langsung di bawahnya adalah ABCD (hanya variabel B berbeda).

Perhatikan bahwa setiap persegi di baris atas dianggap bersebelahan dengan persegi yang sesuai di baris
bawah. Sebagai contoh, ABCD persegi di baris atas bersebelahan dengan ABCD persegi di bagian bawah

baris karena mereka hanya berbeda dalam variabel A. Anda dapat memikirkan bagian atas peta sebagai
dibungkus sekitar untuk menyentuh bagian bawah peta. Demikian pula, kotak di kolom paling kiri
bersebelahan dengan kotak yang sesuai di kolom paling kanan.

3. agar kotak vertikal dan horizontal yang berdekatan berbeda dalam satu variabel, pelabelan atas-ke-
bawah harus dilakukan dalam urutan yang ditunjukkan: Hal yang sama berlaku untuk
label kiri ke kanan:

4. setelah peta K telah diisi dengan 0s dan 1S, jumlah-of-produk ekspresi untuk output X dapat diperoleh
dengan ORing bersama-sama mereka kotak yang con-Tain a 1. Dalam tiga-variabel peta gambar 4-11 (b),
dan kuadrat berisi 1, sehingga

Perulangan

Ekspresi untuk output X dapat disederhanakan dengan benar menggabungkan kuadrat di peta K yang
berisi 1S. Proses untuk menggabungkan 1S ini disebut looping.

kelompok perulangan dua (Pair)

Gambar 4-12 (a) adalah peta K untuk tabel kebenaran tiga variabel tertentu. Peta ini berisi sepasang 1S
yang secara vertikal bersebelahan satu sama lain; yang pertama mewakili ABC, dan yang kedua mewakili
ABC. Perhatikan bahwa dalam dua istilah ini hanya variabel A yang muncul dalam bentuk normal dan
dilengkapi (Inverted), sementara B dan C tetap tidak berubah. Kedua istilah ini dapat
diulang (gabungan) untuk memberikan resultan yang menghilangkan variabel A karena

muncul dalam bentuk yang tidak dilengkapi dan dilengkapi. Hal ini mudah

terbukti sebagai berikut:

Prinsip yang sama berlaku untuk setiap pasangan 1S vertikal atau horizontal yang berdekatan. Gambar
4-12 (b) menunjukkan contoh dua secara horisontal adja-cent 1S. Kedua dapat diulang dan variabel C
dihilangkan karena muncul dalam kedua bentuknya yang tidak dilengkapi dan dilengkapi untuk
memberikan resultan dari X = AB.

Contoh lain ditunjukkan pada gambar 4-12 (c). Dalam peta K, baris atas dan baris bawah kotak dianggap
berdekatan. Dengan demikian, dua 1S di peta ini dapat diulang untuk memberikan resultan dari ABC +
ABC = BC.

Gambar 4-12 (d) menunjukkan peta K yang memiliki dua pasang 1S yang dapat diulang. Dua 1S di baris
atas horizontal berdekatan. Dua 1S di baris bawah juga berdekatan karena, dalam peta K, kolom paling
kiri dan paling kanan kolom kuadrat dianggap berdekatan. Ketika sepasang teratas

1S dilas, variabel D dihilangkan (karena muncul sebagai D dan D) untuk memberikan istilah ABC. Looping
pasangan bagian bawah menghilangkan variabel C untuk memberikan istilah ABD. Kedua istilah ini
adalah ORed untuk memberikan hasil akhir untuk X.
Untuk meringkas: Looping sepasang 1S berdekatan dalam peta K menghilangkan variabel

yang muncul dalam bentuk yang dilengkapi dan tidak dilengkapi.

kelompok looping empat (quads)

Peta K mungkin berisi sekelompok empat 1S yang bersebelahan. Kelompok ini disebut Quad. Gambar 4-
13 menunjukkan beberapa contoh paha depan. Dalam gambar 4-13 (a), keempat 1S secara vertikal
berdekatan dan pada gambar 4-13 (b), mereka horizontal berdekatan. Peta K pada gambar 4-13 (c)
berisi empat 1S dalam persegi, dan mereka dianggap berdekatan satu sama lain. Empat 1S dalam
gambar 4-13 (d) juga berdekatan, seperti yang di gambar 4-13 (e), karena, seperti yang ditunjukkan
sebelumnya, baris atas dan bawah dianggap berdekatan satu sama lain, seperti yang paling kiri dan
paling kanan kolom.

Ketika Quad adalah loop, istilah resultan hanya akan berisi Vari-ables yang tidak berubah bentuk untuk
semua kotak di Quad. Misalnya, pada gambar 4-13 (a), empat kotak yang berisi 1 adalah ABC, ABC, ABC,
dan ABC. Pemeriksaan istilah ini mengungkapkan bahwa hanya variabel C tetap tidak berubah (baik A
dan B muncul dalam bentuk dilengkapi dan tidak dilengkapi). Dengan demikian, ekspresi resultan untuk
X hanya X = C. Hal ini dapat dibuktikan sebagai berikut:

Sebagai contoh lain, pertimbangkan gambar 4-13 (d), di mana empat kotak yang berisi 1S adalah
Pemeriksaan ini
istilah menunjukkan bahwa hanya variabel A dan D tetap tidak berubah, sehingga ekspresi
disederhanakan untuk X adalah

X = AD

Hal ini dapat dibuktikan dengan cara yang sama yang digunakan di atas. Pembaca harus memeriksa
setiap kasus lain pada gambar 4-13 untuk memverifikasi ekspresi yang ditunjukkan untuk X.

Untuk meringkas:

Looping Quad dari 1S yang berdekatan menghilangkan dua variabel yang muncul dalam bentuk yang
dilengkapi dan tidak dilengkapi.

kelompok perulangan delapan (octets)

Sekelompok delapan 1S yang bersebelahan satu sama lain disebut oktet. Beberapa contoh oktet
ditunjukkan pada gambar 4-14. Ketika oktet diulang dalam peta empat variabel, tiga dari empat variabel
dihilangkan karena hanya satu variabel tetap tidak berubah. Sebagai contoh, examina-tion dari delapan
kotak melingkar pada gambar 4-14 (a) menunjukkan bahwa hanya variabel B adalah dalam bentuk yang
sama untuk semua delapan kotak: variabel lain muncul dalam bentuk dilengkapi dan tidak dilengkapi.
Dengan demikian, untuk peta ini, X = B. Pembaca dapat memverifikasi hasil untuk contoh lain pada
gambar 4-14.
Untuk meringkas:

perulangan sebuah oktet dari 1S yang berdekatan menghilangkan tiga variabel yang muncul dalam
bentuk yang dilengkapi dan tidak dilengkapi.

Proses penyederhanaan lengkap

Kita telah melihat bagaimana looping pasangan, paha depan, dan oktet pada peta K dapat digunakan
untuk mendapatkan ekspresi yang disederhanakan. Kita bisa meringkas aturan untuk loop dari berbagai
ukuran:

Ketika variabel muncul dalam bentuk dilengkapi dan uncomple-mented dalam loop, variabel yang
dihilangkan dari ekspresi. Variabel yang sama untuk semua kotak loop harus muncul di ekspresi akhir.

Harus jelas bahwa loop yang lebih besar dari 1S menghilangkan lebih banyak variabel. Tepatnya, sebuah
lingkaran dari dua menghilangkan satu variabel, sebuah loop dari empat menghilangkan dua variabel,
dan sebuah lingkaran delapan menghilangkan tiga. Prinsip ini sekarang akan digunakan untuk
mendapatkan ekspresi logika disederhanakan dari peta K yang berisi kombinasi 1S dan 0s.

Prosedur pertama akan diuraikan dan kemudian diterapkan untuk beberapa ujian-ples. Langkah di
bawah ini diikuti dengan menggunakan metode K-map untuk menyederhanakan-ing ekspresi Boolean:

Langkah 1 membangun peta K dan tempat 1S dalam kotak tersebut sesuai dengan 1S dalam tabel
kebenaran. Tempat 0s di kotak lain.
Langkah 2 Periksa peta untuk 1S yang berdekatan dan loop 1S yang tidak AD-jacent untuk yang lain 1S.
Ini disebut terisolasi 1S.

Langkah 3 berikutnya, mencari mereka 1S yang bersebelahan dengan hanya satu lainnya 1. Loop

setiap pasangan yang berisi seperti 1.

Langkah 4 loop oktet apapun bahkan jika mengandung beberapa 1S yang telah dilingkan.

Langkah 5 loop setiap Quad yang berisi satu atau lebih 1S yang belum telah dilingsikan, memastikan
untuk menggunakan jumlah minimum loop.

Langkah 6 loop setiap pasang yang diperlukan untuk memasukkan setiap 1S yang belum dilingsikan,
pastikan untuk menggunakan jumlah minimum loop.

Langkah 7 bentuk atau jumlah semua istilah yang dihasilkan oleh setiap loop.

Langkah ini akan diikuti dengan tepat dan dirujuk dalam contoh berikut. Dalam setiap kasus, ekspresi
logika yang dihasilkan akan dalam bentuk jumlah-of-produk yang paling sederhana.

Kondisi tidak peduli

Beberapa sirkuit logika dapat dirancang sehingga ada masukan tertentu condi-tions yang tidak ada
tingkat output yang ditentukan, biasanya karena kondisi input ini tidak akan pernah terjadi. Dengan kata
lain, akan ada beberapa com-binations tingkat input di mana kita "tidak peduli" Apakah output adalah 1
atau 0. Ini diilustrasikan dalam tabel kebenaran gambar 4-18 (a).

Berikut output z tidak ditentukan sebagai 0 atau 1 untuk kondisi A, B, C = 1, 0, 0 dan A, B, C = 0,1, 1.
Sebaliknya, x ditampilkan untuk ini condi-tions. X mewakili kondisi tidak peduli. Tidak peduli kondisi
dapat terjadi karena beberapa alasan, yang paling umum yang dalam beberapa situa-tions kombinasi
input tertentu tidak pernah bisa terjadi, sehingga tidak ada output speci-fied untuk kondisi ini.

Sebuah perancang sirkuit bebas untuk membuat output untuk setiap kondisi tidak-perawatan baik 0
atau 1 untuk menghasilkan ekspresi output yang paling sederhana. Sebagai contoh, peta K untuk tabel
kebenaran ini ditunjukkan pada gambar 4-18 (b) dengan x ditempatkan di kotak ABC dan ABC.
Perancang di sini akan bijaksana untuk mengubah x di ABC Square untuk 1 dan x di ABC Square ke 0
karena ini akan Pro-Duce sebuah Quad yang dapat dilekat untuk menghasilkan z = A, seperti yang
ditunjukkan pada gambar 4-18 (c).
Setiap kali tidak peduli kondisi terjadi, kita harus memutuskan mana x untuk mengubah ke 0 dan yang 1
untuk menghasilkan terbaik K-map looping (yaitu, Expres-Sion yang paling sederhana). Keputusan ini
tidak selalu mudah. Beberapa akhir-of-bab masalah akan memberikan praktek dalam berurusan dengan
tidak peduli kasus. Berikut adalah contoh lain.

4-6 eksklusif-atau dan eksklusif-sirkuit

Hasil

Setelah menyelesaikan bagian ini, Anda akan dapat:

■ ■ Tentukan eksklusif-atau dan eksklusif-atau fungsi logika.

■ ■ Menulis persamaan Boolean menggunakan XOR/XNOR fungsi.

■ ■ Menggambar simbol logika untuk XOR/XNOR fungsi.

■ ■ Tulis tabel kebenaran yang menjelaskan fungsi XOR/XNOR.

■ ■ Menggambar diagram waktu yang menunjukkan fungsi XOR/XNOR.

■ ■ Gunakan salah satu metode di atas untuk menyimpulkan output yang benar dari logika CIR-

Berdasarkan masukan.

Dua sirkuit logika khusus yang terjadi cukup sering dalam sistem digital adalah

sirkuit eksklusif maupun eksklusif.

eksklusif-atau

Pertimbangkan rangkaian logika angka 4-20 (a). Ekspresi output sirkuit ini adalah
Tabel kebenaran yang menyertainya menunjukkan pada x = 1 untuk dua kasus: A = 0, B = 1 (istilah AB)
dan A = 1, B = 0 (istilah AB). Dengan kata lain:

Sirkuit ini menghasilkan output yang tinggi setiap kali dua input berada pada tingkat yang berlawanan.

Ini adalah eksklusif-atau sirkuit, yang selanjutnya akan disingkat XOr.

Ini kombinasi khusus dari Gerbang logika terjadi cukup sering dan sangat berguna dalam aplikasi
tertentu. Pada kenyataannya, sirkuit XOR telah diberi Sym-Bol sendiri, ditunjukkan pada gambar 4-20
(b). Simbol ini diasumsikan mengandung semua logika yang terkandung dalam sirkuit XOR dan oleh
karena itu memiliki ekspresi logika yang sama dan tabel kebenaran. Sirkuit XOR ini sering disebut
sebagai gerbang XOR, dan kami menganggapnya sebagai gerbang logika jenis lain.

Sebuah gerbang XOR hanya memiliki dua input; tidak ada tiga input atau empat input XOR gerbang. Dua
input digabungkan sehingga x = AB + AB. Cara singkat yang terkadang digunakan untuk menunjukkan
ekspresi output XOR

x=A∙B

di mana simbol ∙ mewakili operasi gerbang XOR.

Karakteristik gerbang XOR diringkas sebagai berikut:

1. hanya memiliki dua input dan outputnya

x = AB + AB = A ∙ B

2. outputnya tinggi hanya ketika dua input berada pada tingkat yang berbeda.

Beberapa ICs tersedia yang berisi gerbang XOR. Yang tercantum di bawah ini adalah Quad XOR keripik
yang berisi empat XOR gerbang.

74LS86 Quad XOR (TTL Family)

74C86 Quad XOR (keluarga CMOS)

74HC86 Quad XOR (High-Speed CMOS)

eksklusif-NOr

Exclusive-NOr Circuit (disingkat XNOr) beroperasi sepenuhnya oppo-situs ke sirkuit XOR. Gambar 4-21
(a) menunjukkan sebuah sirkuit XNOR dan tabel kebenaran accom-panying nya. Ekspresi output

x = AB + AB

yang menunjukkan bersama dengan tabel kebenaran bahwa x akan menjadi 1 untuk dua kasus:

A = B = 1 (istilah AB) dan A = B = 0 (istilah AB). Dengan kata lain:

The XNOr menghasilkan output tinggi setiap kali dua input berada pada tingkat yang sama.

Harus jelas bahwa output dari sirkuit XNOR adalah kebalikan dari output dari sirkuit XOR. Simbol
tradisional untuk gerbang XNOR diperoleh hanya dengan menambahkan lingkaran kecil pada output
simbol XOR [gambar 4-21 (b)].
Gerbang XNOR juga hanya memiliki dua input, dan menggabungkannya sehingga outputnya

x = AB + AB

Sebuah cara singkatan untuk menunjukkan ekspresi output dari XNOR adalah

x=A∙B

yang hanya kebalikan dari operasi XOR. Gerbang XNOR dimarahi dengan jumlah sebagai berikut:

1. hanya memiliki dua input dan outputnya

x = AB + AB = A ∙ B

2. outputnya tinggi hanya ketika dua input berada pada tingkat yang sama.

Beberapa ICs tersedia yang berisi gerbang XNOR. Yang tercantum di bawah ini adalah Quad XNOR chips
berisi empat gerbang XNOR.

74LS266 Quad XNOR (keluarga TTL)

74C266 Quad XNOR (CMOS)

74HC266 Quad XNOR (High-Speed CMOS)

Masing-masing chip XNOR, bagaimanapun, memiliki sirkuit output khusus yang Lim-nya penggunaannya
untuk jenis khusus aplikasi. Sangat sering, perancang logika akan mendapatkan fungsi XNOR hanya
dengan menghubungkan output dari sebuah XOR ke INVERTER.

4-7 paritas generatOr dan pemeriksa

Hasil

Setelah menyelesaikan bagian ini, Anda akan dapat:

■ ■ Terapkan gerbang XOR untuk membuat Generator paritas.

■ ■ Terapkan XOR gerbang untuk membuat paritas checker.

Dalam Bab 2, kami melihat bahwa pemancar dapat melampirkan bit paritas ke sekumpulan bit data
sebelum mentransmisikan bit data ke receiver. Kami juga melihat bagaimana hal ini memungkinkan
penerima untuk mendeteksi kesalahan Single-bit yang mungkin terjadi selama transmisi. Gambar 4-25
menunjukkan contoh dari satu jenis sirkuit logika yang digunakan untuk pembuatan paritas dan
pemeriksaan paritas. Contoh khusus ini menggunakan grup empat bit sebagai data yang ditransmisikan,
dan menggunakan bit paritas genap. Hal ini dapat dengan mudah diadaptasi untuk menggunakan
paritas aneh dan sejumlah bit.

Gambar 4-25 gerbang XOR digunakan untuk mengimplementasikan (a) Generator paritas dan (b)
pemeriksa paritas untuk sistem paritas genap.
Pada gambar 4-25 (a), kumpulan data yang akan ditransmisikan diterapkan pada rangkaian paritas-
Generator, yang menghasilkan bit paritas genap, P, pada outputnya. Bit paritas ini ditransmisikan ke
receiver bersama dengan bit data asli, membuat total lima bit. Pada gambar 4-25 (b), ini lima bit 1data +
parity2 masukkan Penerima paritas-Checker sirkuit, yang menghasilkan kesalahan output, E, yang
menunjukkan apakah atau tidak satu-bit telah terjadi kesalahan.

Seharusnya tidak terlalu mengherankan bahwa kedua sirkuit ini mempekerjakan gerbang XOR ketika kita
mempertimbangkan bahwa satu XOR gerbang beroperasi sehingga menghasilkan 1 output jika jumlah
yang ganjil dari input adalah 1, dan 0 output jika jumlah yang bahkan input 1.