QUARTUS

CORTEZ PANTA MARIELA

ALCEDO TIMOTEO KEVIN
 INTRODUCCION:
Veremos una descripción general de un flujo CAD típico para diseñar circuitos
que se implementan mediante el uso de dispositivos FPGA, y muestra cómo se
realiza este flujo en el software Quartus Prime. El proceso de diseño se ilustra
dando instrucciones paso a paso para usar el software Quartus Prime para
implementar un circuito muy simple en un dispositivo Altera FPGA.

El sistema Quartus Prime incluye soporte completo para todos los métodos
populares de ingresar una descripción del circuito deseado en un sistema CAD.
Este tutorial utiliza el método de entrada de diseño VHDL, en el que el usuario
especifica el circuito deseado en el lenguaje de descripción de hardware VHDL.
Otras dos versiones de este tutorial también están disponibles; uno usa el
lenguaje de descripción de hardware Verilog y el otro se basa en la definición del
circuito deseado en forma de diagrama esquemático.

El último paso en el proceso de diseño implica configurar el circuito diseñado en

un dispositivo FPGA real. Para mostrar cómo se hace esto, se supone que el
usuario tiene acceso a la placa de desarrollo y educación Altera DE-series
conectada a una computadora que tiene instalado el software Quartus Prime. Un
lector que no tiene acceso a la placa de la serie DE todavía encontrará útil el
tutorial para aprender cómo se realiza la tarea de programación y configuración
de FPGA.

Las capturas de pantalla en el tutorial se obtuvieron utilizando Quartus Prime

versión 16.0 Standard Edition; otras versiones del software pueden ser
ligeramente diferentes.

Contenido:

• Flujo CAD típico

•Empezando a comenzar un nuevo proyecto

• Entrada de diseño VHDL

• Compilar el diseño

• Asignación de pin

• Simulando el circuito diseñado

• Programación y configuración del dispositivo FPGA

• Prueba del circuito diseñado

 QUARTUS:
 El software de diseño asistido por computadora (CAD) facilita la
implementación del circuito lógico deseado mediante el uso de un
dispositivo lógico programable, como un chip de matriz de puerta
programable en campo (FPGA). Un flujo típico de FPGA CAD se ilustra
en la Figura

El flujo CAD implica los siguientes pasos:

• Entrada de diseño: el circuito deseado se especifica mediante un diagrama
esquemático o mediante un lenguaje de descripción de hardware, como Verilog
o VHDL
• Síntesis: el diseño introducido se sintetiza en un circuito que consta de los
elementos lógicos (LE) proporcionados en el chip FPGA
• Simulación funcional: el circuito sintetizado se prueba para verificar su
corrección funcional; esta simulación no tiene en cuenta ningún problema de
tiempo
Ajuste: la herramienta CAD Fitter determina la ubicación de las LE definidas en
la lista de red en las LE en un chip FPGA real; También elige los cables de
enrutamiento en el chip para hacer las conexiones requeridas entre LE
específicos
• Análisis de tiempo: se analizan los retrasos de propagación a lo largo de las
diversas rutas del circuito ajustado para proporcionar una indicación del
rendimiento esperado del circuito
• Simulación de sincronización: el circuito ajustado se prueba para verificar tanto
su corrección funcional como su sincronización.
• Programación y configuración: el circuito diseñado se implementa en un chip
FPGA físico mediante la programación de los interruptores de configuración que
configuran los LE y establecen las conexiones de cableado necesarias.
 Veremos cómo se puede usar el software para diseñar e implementar un
circuito especificado utilizando el lenguaje de descripción de hardware
VHDL. Utiliza la interfaz gráfica de usuario para invocar los comandos
Quartus Prime. Al hacer este tutorial, el lector aprenderá sobre:

• Crear un proyecto
• Diseño de entrada usando código VHDL
• Sintetizar un circuito especificado en el código VHDL
• Ajuste de un circuito sintetizado en un FPGA Altera
• Asignación de las entradas y salidas del circuito a pines específicos en el FPGA
• Simulando el circuito diseñado
• Programación y configuración del chip FPGA en la placa de la serie DE de
Altera

ENTRADA DE DISEÑO USANDO CÓDIGO VHDL:

Como ejemplo de diseño, usaremos el circuito controlador de luz bidireccional
que se muestra en la Figura 12. El circuito se puede usar para controlar una sola
luz desde cualquiera de los dos interruptores, x1 y x2, donde un interruptor
cerrado corresponde al valor lógico 1. La tabla de verdad para el circuito también
se da en la figura. Tenga en cuenta que esta es solo la función OR exclusiva de
las entradas x1 y x2, pero la especificaremos utilizando las puertas que se
muestran.
El circuito requerido se describe mediante el código VHDL. Tenga en cuenta que
la entidad VHDL se llama luz, que se especificó cuando se creó el proyecto. Este
código se puede escribir en un archivo
mediante el uso de cualquier editor de texto que almacene archivos ASCPrime,
o mediante las funciones de edición de texto Quartus Prime. Si bien el archivo
puede tener cualquier nombre, es una práctica común de los diseñadores usar
el mismo nombre que el nombre de la entidad VHDL de nivel superior. El nombre
del archivo debe incluir la extensión vhd, que indica un archivo VHDL. Entonces,
usaremos el nombre light.vhd.

LIBRARY ieee ;
USE ieee.std_logic_1164.all ;
ENTITY light IS
PORT ( x1, x2 : IN STD_LOGIC ;
f : OUT STD_LOGIC ) ;
END light ;
ARCHITECTURE LogicFunction OF light IS
BEGIN
f <= (x1 AND NOT x2) OR (NOT x1 AND x2);
END LogicFunction ;

PROGRAMACIÓN Y CONFIGURACIÓN DEL

DISPOSITIVO FPGA
El dispositivo FPGA debe programarse y configurarse para implementar el
circuito diseñado. El archivo de configuración requerido es generado por el
módulo Ensamblador del compilador Quartus Prime. La placa de la serie DE de
Altera permite que la configuración se realice de dos maneras diferentes,
conocidas como modos JTAG y AS. Los datos de configuración se transfieren
desde la computadora host (que ejecuta el software Quartus Prime) a la placa
mediante un cable que conecta un puerto USB en la computadora host al
conector USB-Blaster en la placa. Para usar esta conexión, es necesario tener
instalado el controlador USB-Blaster. Si este controlador aún no está instalado,
consulte el tutorial Introducción a las placas DE-Series de Altera para obtener
información sobre cómo instalar el controlador. Antes de usar la placa, asegúrese
de que el cable USB esté conectado correctamente y encienda el interruptor de
la fuente de alimentación de la placa.
En el modo JTAG, los datos de configuración se cargan directamente en el
dispositivo FPGA. El acrónimo JTAG significa Joint Test Action Group. Este
grupo definió una forma simple de probar circuitos digitales y cargar datos en
ellos, que se convirtió en un estándar IEEE. Si el FPGA se configura de esta
manera, mantendrá su configuración siempre que la alimentación permanezca
encendida. La información de configuración se pierde cuando se apaga la
alimentación. La segunda posibilidad es utilizar el modo serie activo (AS). En
este caso, se utiliza un dispositivo de configuración que incluye algo de memoria
flash para almacenar los datos de configuración. El software Quartus Prime
coloca los datos de configuración en el dispositivo de configuración en la placa
de la serie DE. Luego, estos datos se cargan en el FPGA tras el encendido o la
reconfiguración. Por lo tanto, la FPGA no necesita ser configurada por el software
Quartus Prime si la alimentación está apagada y encendida. La elección entre
los dos modos se realiza mediante interruptores en la placa de la serie DE.
Consulte su manual para la ubicación de este interruptor en su placa de la serie
DE. Los tableros deben configurarse en modo JTAG de forma predeterminada.
Este tutorial trata solo el modo de programación JTAG

o Programación JTAG para las placas DE0-CV, DE0-

Nano y DE2-115
Para las placas DE0-CV, DE0-Nano y DE2-115, la tarea de programación y
configuración se realiza de la siguiente manera. Si usa la placa DE1-SoC,
entonces se deben seguir las instrucciones en la siguiente sección. Para
programar el chip FPGA, el interruptor RUN / PROG de la placa debe estar en la
posición RUN. Seleccione Herramientas ¨ Programador. Aquí es necesario
especificar el hardware de programación y el modo que debe usarse. Si aún no
se ha elegido de forma predeterminada, seleccione JTAG en el cuadro Modo.
 o Programación JTAG para la Junta DE0-Nano-SoC y
DE1-SoC
Para la placa DE1-SoC, se deben usar los siguientes pasos para la programación.
Seleccione Herramientas ¨ Programador para llegar a la ventana en la Figura 39. Aquí es
necesario especificar el hardware de programación y el modo que se debe utilizar. Si
aún no se ha elegido de forma predeterminada, seleccione JTAG en el cuadro Modo