EKSPERIMEN
OBJEKTIF
DISKUSI
Gambar. 6-1
Gambar. 6-1 adalah D / A rangkaian antarmuka terdiri dari jaringan resistor. Besarnya tegangan output ditentukan oleh
tingkat tegangan input digital A, B, C, dan D. Merujuk pada diagram rangkaian berikut:
Ketika A = B = C = 0 dan D = E, Vo = 1 / 2E
Ketika A = B = D = 0V dan C = E, Va = 3 /
8E,
Vo = 2 / 3Va = 2/3 × 3 / 8E = 1 / 4E
6-2
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Ketika A = C = D = 0 dan B = E, Vb = 11 /
32E, Vo = 1 / 8E
Ketika B = C = D = 0 dan A = E Vo = 1 /
16E
1/16) × E = 15 / 16E
Jika tegangan input E adalah 16V, maka maksimum Vo adalah 15V. Jika E = 5V maka
Vo = 5V × 15/16 = 75 / 16V.
Gambar. 6-2 adalah sirkuit DAC dibangun dengan OpAmp dan jaringan resistor. Rf dapat digunakan untuk mengatur
Gambar. 6-2
Dalam kedua Gambar. 6-1 dan Gambar. 6-2, input biner A, B, C, D memiliki 16 negara dari 0000 ~ 1111. Hubungan
antara input dan output ditunjukkan pada Gambar. 6-3. Dengan asumsi tegangan input pada A, B, C, D yang ada
hanya dua negara (0V dan 16V), output maksimum akan 15V.
6-3
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Gambar. 6-3
Pada Gambar. 6-2, masing-masing resistor memiliki persis setengah hambatan dari resistor di depan. Kadang-kadang
tidak mungkin untuk menemukan resistor tersebut, yang membuat ekspansi sulit. Pada Gambar. 6-1, resistor yang
baik R atau 2R, membuat ekspansi lebih nyaman. Pada Gambar. 6-3, input dan output dibagi menjadi enam belas 1V
bertahap. Jika tegangan input 5V maka setiap kenaikan adalah 5 / 16V sedangkan selisih maksimum adalah 75 / 16V
atau sekitar 4.69V. Setiap kenaikan memiliki perbedaan 5/16. Jika jumlah masukan peningkatan bit (increment),
Sebagai contoh, jika jumlah bit adalah 2 8 ( 256) dan tegangan input pada A1 ~ A8 adalah 5V, perbedaannya adalah 5 / 256V
dan maksimal adalah 5 × 255/256 = 4.98V, yang jauh lebih dekat ke 5V dari 4.68V. Ini berarti bahwa jumlah yang lebih
tinggi dari masukan bit akan menghasilkan "resolusi" yang lebih tinggi.
tabel 6-1
6-4
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Dari Tabel 6-1, kita dapat melihat bahwa resolusi 4-bit dan 8-bit DAC berbeda dengan faktor 2 4 ( 16). Dalam sebuah
8-bit DAC, 5/16 diwakili oleh 00.010.000 sedangkan 4-bit DAC merupakan data yang sama dengan 0001. Apapun
yang kurang dari 5/16 diwakili oleh 0000 di 4-bit DAC, tapi 8-bit DAC memiliki enam belas negara kurang dari 5/16.
Dari Gambar. 6-4, kita dapat melihat bahwa Jika adalah jumlah dari I0 + I1 + I2 + I3. Sesuaikan kontrol tegangan VB dan kami memiliki:
R = 15/8 × V / R
Sesuaikan Rf sehingga memiliki fungsi yang sama sebagai jenis tegangan output D / A converter. Jika Rf = 1 / 2R, maka
Seri DAC08 16 pin DAC IC. Its skema dan diagram tugas pin ditunjukkan di bawah ini.
6-5
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
VLC: terminal input ini digunakan untuk membedakan tingkat sinyal digital yang masuk.
VTH = VLC + 1.4V (VTH = Threshold Voltage). pin ini harus didasarkan jika kata-kata masukan biner berada
di level TTL.
Iout dan Iout: DAC output. Iout dan Iout dikonversi ke tegangan output dengan
OpAmp.
Jumlah Iout dan Iout adalah konstan yang berarti jika Iout peningkatan maka Iout harus
menurunkan dengan jumlah yang sama dan sebaliknya. jumlah mereka adalah Ifs saat ini
skala penuh. Jika Ifs = 1mA dan Rf = 10KΩ untuk OpAmp maka tegangan output 1mA ×
10KΩ, atau 10V.
6-6
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
VREF (+), VREF (-): terminal masukan tegangan referensi DAC. Menentukan LSB
Jika Iref = 2mA, maka Iout untuk penambahan sebesar satu LSB adalah:
A / tegangan arus konverter ditambahkan ke terminal output dari DAC08 untuk kerusakan menghindari ke IC
1. Resolusi: jumlah bit masukan dan output yang sesuai diskrit nya.
Sebagai contoh, 10-bit DAC mampu memecahkan 2 pangkat 10, atau 1024 tingkat tegangan output
diskrit. Kita dapat mengatakan 10-bit DAC ini memiliki resolusi 1/1024, atau sekitar 0,1%. Resolusi juga
dinyatakan dalam Bagian Per Million (PPM).
2. linearitas: jumlah yang output aktual dari DAC berbeda dari ideal
Dalam kondisi ideal, output dari DAC harus menjadi garis lurus. Linearitas kesalahan, atau
penyimpangan antara yang ideal garis lurus sempurna dan langkah-langkah keluaran diskrit yang
sebenarnya.
6-7
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Gambar. 6-7
Akurasi dinyatakan sebagai persentase dan mewakili baik persentase kesalahan atau
persentase akurasi, tergantung pada produsen. Akurasi dipengaruhi oleh linearitas,
tegangan referensi serta gain amplifier.
4. Settling Time: waktu yang dibutuhkan oleh output converter untuk menetap dalam diberi
berkisar dari tegangan output setelah perubahan kata biner. Biasanya 20 sampai 50
ns.
6-8
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
KL-31001 Digital Logic Lab; Modul KL-33013; Multimeter; osiloskop; generator sinyal
PROSEDUR
1. Masukkan klip koneksi sesuai dengan Gambar. 6-8 untuk membangun sirkuit DAC unipolar pada Gambar. 6-9.
D7 untuk DIP Beralih 1,7 D4 untuk DIP Beralih 1,4 D1 untuk DIP 1,1 D6 untuk DIP
Beralih 1,6 D3 untuk DIP Beralih 1,3 D0 untuk DIP 1.0 D5 untuk DIP Beralih 1,5 D2
Gambar. 6-8
6-9
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Gambar. 6-9
3. Atur semua masukan logika "1". Vo (F3) adalah sama dengan 10V oleh menyesuaikan R4. Iref adalah tegangan antara A
~ Vcc dibagi dengan resistansi max antara A2 dan Vcc. Ikuti urutan masukan untuk D7 ~ D0 pada Tabel 6-2 dan
tabel 6-2
4. Ukur tegangan drop di F1 dan F3, membaginya dengan R13 untuk menemukan output Iout saat ini.
1. Masukkan klip koneksi sesuai dengan Gambar. 6-10 untuk membangun sirkuit DAC bipolar pada Gambar. 6-11.
6-10
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Gambar. 6-10
Gambar. 6-11
2. Oleskan tegangan referensi dari sekitar 1 / 2Vcc (2.5V) ke Pin 14 dari U2. Menggunakan gelombang sinus antara + 2.5V
dan -2.5V sebagai Vi masukan. Connect masukan D7 ~ D0 untuk DIP Beralih 1,7 ~ 1,0 masing-masing.
3. urutan masukan Follow untuk D7 ~ D0 pada Tabel 6-3 dan merekam Vi, Vo, F1 dan F2.
6-11
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Tabel 6-3
HASIL
1. Tegangan output analog dari DAC unipolar berbanding lurus dengan input biner.
2. Seri DAC08 adalah tipe DAC saat-driven yang menerima 8-bit data biner. sirkuit tambahan yang
diperlukan untuk mengkonversi output menjadi tegangan.
3. sinyal AC dapat ditambahkan ke input DAC bipolar. input data biner akan pulih di
output sebagai tegangan dengan differentces amplitudo. Ini
karakteristik merek ideal untuk tujuan volume control. Jika D0 ~ D7 terhubung ke output dari counter,
output counter akan mempengaruhi nilai-nilai D0 ~ D7 dan mengubah amplitudo output.
FAULT SIMULASI
1. Tegangan output dari DAC unipolar tidak dapat mencapai 3V. Perubahan D0 ~ D7 dan mengamati bagaimana F3
2. Output dari DAC bipolar hanya memiliki setengah siklus. Apa yang bisa menjadi masalah (s)?
LATIHAN
2. Membangun sirkuit yang ditunjukkan di bawah. Bagaimana volume output dan gelombang berbeda ketika
saklar diatur ke posisi 1 dan 2?
6-12
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
( ) 1. converter yang harus digunakan untuk mengkonversi sinyal digital menjadi sinyal analog?
1. DAC
2. ADC
3. FVC
1. LSB
2. SSB
3. MSB
1. 4-bit DAC
2. 8-bit DAC
3. 16-bit DAC
1. 1/5
2. 1/32
3. 1/25
6-13
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
1. 1
2. 4/31
3. 16/32
( ) 7. Untuk 5-bit R / 2R tangga DAC, jika V (1) = 10V dan V (0) = 0V, apa yang setara untuk biner
11010?
1. 2.6
2. 5.2
3. 8,125
1. terbalik
2. eksponensial
3. linear
6-14
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
OBJEKTIF
DISKUSI
ADC adalah kebalikan dari DAC. Sebuah ADC khas memiliki input analog tunggal dan paralel, output yang
multibit biner.
Jumlah bit output akan menentukan ADC resolusi ADC ini tersedia secara komersial 4-20 bit output. The
output bit akan menentukan resolusi ADC. ADC dengan jumlah yang lebih tinggi dari bit output akan
memiliki resolusi yang lebih tinggi.
Sejumlah sirkuit yang berbeda telah dirancang untuk melakukan A / D konversi, kita akan membahas empat metode yang
Ini adalah sederhana yang paling tetapi jenis yang paling sedikit digunakan dari ADC. Its blok diagram
ditunjukkan pada Gambar. 6-12 dan termasuk DAC, counter dan pembanding .suatu analog sinyal input (Vin)
akan dikonversi diterapkan ke satu masukan dari komparator. Input lain untuk pembanding adalah output dari
DAC (Vout). DAC didorong oleh meja dan bertambah sinyal clock.
6-15
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Siklus operasi
Ketika sebuah sinyal analog diterapkan untuk input, awal pulsa diterapkan ke konter awal pulsa ini ulang
8-bit binary counter sehingga mulai menghitung dari "0". Pada saat ini, output dari 8-bit DAC (Vout) juga "0"
sehingga output comparetor adalah "1" dan sinyal clock akan memungkinkan dan kenaikan konter.
Sebagai counter bertambah, DAC akan menghasilkan tegangan output Stairstep (Vout). Begitu Vout
mencapai Vin, output komparator akan beralih ke "0", menghentikan counter dan konversi. Output dari
counter di titik ini adalah setara digital dari input analog. tepi negatif dari output komparator digunakan untuk
menandakan akhir dari konversi.
Jumlah bitsin meja mempengaruhi waktu konversi. Waktu konversi maksimum adalah 2 n ( n = jumlah bit)
dikalikan dengan periode jam. Sebagai contoh, sebuah 8-bit counter dengan jam 100KHz memiliki waktu
konversi maksimum:
28 1
× =100
0 256 × . mS. 56 mS
2= 01
KHz
Lereng ADC ganda mengkonversi input analog tidak diketahui interval waktu yang dapat diukur dengan
counter. Diagram blok dual slope ADC khas, yang terdiri dari integrator, komparator, rangkaian kontrol dan
biner atau BCD counter dengan 7-segmen LED atau layar LCD, ditunjukkan pada Gambar. 6-13.
6-16
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Siklus operasi
Jika input analog (Vin) hadir, rangkaian kontrol akan reset counter dan menghubungkan input analog ke
input dari integrator. Integrator kapasitor akan mulai mengisi dengan mengintegrasikan input analog untuk
jangka waktu yang tetap (t1). Pada akhir t1, output integrator adalah fungsi dari input analog, dan masukan
dari integrator diaktifkan untuk tegangan referensi (Vref). Pada titik ini integrator kapasitor akan mulai
pemakaian dan meja akan mulai menghitung waktu discharge (t2) sampai kapasitor benar-benar habis.
Ketika t2 tercapai pembanding perubahan keadaan logika dan meja berhenti menghitung. Output dari
counter sebanding dengan input analog. Gambar. 6-14 menunjukkan bentuk gelombang output integrator.
Selama t1, l = Vin / R dan tegangan output berbanding lurus dengan t1, atau
6-17
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Ketika kapasitor mulai debit, karena polaritas yang berlawanan dari Vref dan Vin, Vout akan memiliki kemiringan
positif dan:
RC Vref
Vout
= × 2t
begitu Vin
RC t RC2 t .
= × Vref 1 ×
=Vref × 2 t.
× 1 t Vin
dan = × .
Vin
2 t Vref
1t
Tegangan input tidak diketahui dinyatakan sebagai rasio t2 / t1 kali tegangan referensi.
Akurasi tinggi lereng ADC dual keuntungan penting yang paling memiliki lebih dari ADC lainnya. akurasi tergantung
pada ketepatan tegangan referensi. Keuntungan lain dari lereng ADC dual kekebalan kebisingan yang melekat.
Berturut-turut perkiraan converter adalah ditingkatkan, lebih cepat versi counter-jalan umpan balik counter. Diagram
perkiraan converter ditunjukkan pada Gambar. 6-15. Sama seperti counter-jalan umpan balik converter sirkuit, sirkuit
mengandung DAC dan pembanding, tapi counter mengemudi DAC digantikan oleh rangkaian sekuensial khusus yang
6-18
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Ketika konversi dimulai, SAR diatur ke "0" tapi segera SAR MSB diatur ke "1", semua bit yang lebih rendah lainnya
diatur ke "0". MSB menyebabkan output DAC menjadi satu-setengah dari tegangan referensi masukan. komparator
akan membandingkan output DAC (Vout) dengan input analog (Vin). Jika Vout lebih besar dari Vin, MSB dimatikan
untuk "0" dan MSB berikutnya dihidupkan ( "1"). Jika Vin lebih besar dari output DAC, MSB akan tetap set dan MSB
berikutnya diatur ke "1". Sekali lagi output DAC dibandingkan dengan Vin dan akan tetap set atau akan resetted. Bit
dalam SAR, dari MSB ke LSB, terus set dan reset setelah setiap perbandingan sampai output biner akhir ditemukan.
keuntungan yang signifikan sebagian besar berturut-turut perkiraan converter adalah kecepatan operasi yang tinggi,
yang merupakan jumlah bit kali periode jam. The aproksimasi converter mungkin adalah bentuk paling populer dari
Ini adalah jenis yang paling cepat dan paling mahal dari ADC. Kita bisa melihat dari Gambar. 6-16 bahwa ada tujuh
pembanding terhubung untuk membentuk 8 berkisar V / 8, 2V / 8 ...... 7V / 8, V. Setiap masukan lebih besar analog dari V / 8
akan memicu tertentu pembanding (s). Tabel 6-4 adalah tabel kebenaran untuk ADC komparator paralel ditunjukkan pada
Gambar. 6-16.
6-19
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
output biner dapat diperoleh jika output dari komparator ADC paralel dikodekan. Sebagai contoh, Ketika 4V / 8 <Vin
<5V / 8, W1 ~ W4 sama dengan 1; dan W5, W6 dan W7 adalah 0 (1.111.000) sehingga biner keluaran Y2Y1Y0 = 100.
Meskipun jenis ADC memiliki tingkat konversi sangat cepat, ada satu kelemahan utama. Jika resolusi harus
ADC0804 adalah aproksimasi ADC IC yang dapat dengan mudah terhubung ke 8-bit CPU seperti 8088. Hal ini dapat
mengkonversi tegangan analog dari 0 sampai 5 V ke dalam 8-bit output digital. Sebuah pasokan 5 V tunggal
diperlukan dan itu dilengkapi dengan on-chip clock generator. Tergantung pada clocking frekuensi, waktu konversi
tercepat bisa serendah 100 μ Output S. A Tri-State kait juga disertakan. Gambar. 6-17 adalah diagram tugas pin
pin 11 sampai 18 (output digital) 3 output negara. Ketika baik CS atau RD adalah di "1", output terbuka. Dengan kata
lain, akan ada keluaran digital hanya ketika kedua CS dan RD adalah "0".
6-20
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
WR bertindak sebagai input kontrol ketika CS = 0" dan mulai konversi. Ketika WR = '0', penghitung resetted. Konversi
INTR pin sinyal akhir konversi. Hal ini di "0" ketika mulai konversi dan kembali ke "0" ketika berakhir konversi.
Vin (+) dan Vin (-) adalah diferensial input sinyal analog. Untuk masukan tegangan positif, menghubungkan Vin (-) ke
GND dan masukan melalui Vin (+). Connect Vin (+) ke tanah untuk input tegangan negatif.
CLK IN adalah input jam. Sinyal clock bisa datang dari jam CPU pulsa. Namun, frekuensi clock konverter harus
dibatasi antara 100KHz dan 1460KHz. Jika frekuensi clock melebihi 1460KHz, pembagi frekuensi harus digunakan
untuk mengurangi itu. Menambahkan sirkuit RC antara CLK IN dan CLK R akan memungkinkan ADC untuk
menghasilkan sinyal clock sendiri, seperti yang ditunjukkan pada Gambar. 6-18.
Gambar. 6-18
1
Perhitungan frekuensi: f=
1. RC 1
Input analog terbesar ke ADC0804 adalah nilai skala penuh dari Vref. Ketika input sama dengan Vref, output adalah
FF (H). Jika Pin 9 terbuka, Vref = Vcc Dengan kata lain, ketika Vcc = + 5V tegangan input harus antara 0 dan 5V.
Dalam aplikasi tertentu, kita dapat memanipulasi Pin 9 untuk mendapatkan rentang tegangan input yang berbeda. Jika
Pin 9 terhubung ke tegangan, kita dapat mengontrol tegangan input maksimum tanpa dipengaruhi oleh tegangan yang
disediakan. Misalnya, jika max. tegangan input dari 4V yang diinginkan, tegangan 2V harus diterapkan Pin 9.
* Ada dua terminal tanah: Sebuah GND untuk tanah analog dan
6-21
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
± 5V atau ± 10V.
Impedansi masukan: Biasanya dari 1KΩ ~ 1MΩ. kapasitansi masukan biasanya antara 10
dan 100pF.
Mengkuantisasi error biasanya dinyatakan dalam ± 1/2 LSB sementara akurasi dinyatakan sebagai
persentase dari pembacaan skala penuh. Misalnya, ± 0,02% FSR berarti kesalahan dari ± 2mV ketika
stabilitas: sensitivitas ADC terhadap perubahan suhu, biasanya 20ppm / FSR untuk setiap
1 ℃.
Jika sinyal 10V terhubung ke ADC pada 75 ° C, kesalahan adalah: (20X 10- 6) × 10 ×
(75 ℃ - 25 ℃) = 10mV
Waktu konversi: Waktu yang dibutuhkan untuk mengkonversi tegangan input analog output digital.
resolusi: jumlah yang lebih tinggi dari masukan bit akan menghasilkan resolusi yang lebih tinggi.
6-22
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
PROSEDUR
Gambar. 6-19
2. Connect output D0 ~ D7 ke Logic Indikator L1 ~ L7 dan INTR untuk L8. Ukur masukan dengan multimeter.
3. Connect CS dan RD ke tanah, WR untuk Pulser Beralih SWA A output. Meningkatkan tegangan input Vi di
6-23
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
Tabel 6-5
Setiap Vi meningkat, SWA harus ditekan untuk menghasilkan pulsa negatif yang memungkinkan
perubahan output. Sebuah pulsa negatif yang dihasilkan oleh INTR ketika output selesai dan L8 akan
pergi sebentar.
4. Meningkatkan kapasitansi pada Pin 4 untuk 0.1μF dan tingkat konversi harus menurun. Berapa lama L8
tinggal off?
(Vref / 2) penurunan
6-24
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
Gambar. 6-20
2. Connect V untuk 5V dan V + untuk + 5V. Ketika TP1 = 1V mengikuti urutan masukan untuk VA1 pada Tabel
tabel 6-6
6-25
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
HASIL
1. ICL7107 adalah 3 1/2-digit LED Single-Chip A / D Converter IC yang berisi perangkat seperti decoder
2. Auto-Zero fungsi ICL7107 disediakan oleh A / Z kapasitor (Pin 29) dan resistor penyangga (Pin 28). Pin 38, 39 dan
tegangan yang 1V dan 100mV pada nilai skala penuh 2V dan 200mV masing-masing.
4. Kapasitansi A / Z untuk nilai skala penuh 2V dan 200mV adalah 0.047 μ F dan 0,47
μ F masing-masing.
Resistensi mengintegrasikan adalah 470K Ω dan 47K Ω pada skala penuh nilai 2V dan 200mV masing-masing.
5. kapasitansi Referensi dari 0.1μF bekerja sangat baik di sebagian besar aplikasi.
6. Sebuah 100K Ω resistor direkomendasikan untuk semua rentang frekuensi osilasi. Itu
kapasitansi dihitung dari persamaan f = 0,45 / RC. Untuk jam 48KHz (3 pembacaan / detik), C = 100pF.
7. ICL8069 dapat digunakan untuk memberikan tegangan referensi. Merujuk sirkuit aplikasi dan metode kemasan yang
ditunjukkan di bawah.
6-26
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
FAULT Simulasi
1. U4 (ADC0804), R12 dan R13 dari blok b modul KL-33012 digunakan sebagai rangkaian ADC. Jika output tidak
berubah ketika R12 dan R13 disesuaikan, apa yang bisa menjadi kesalahan (s)?
2. Output D0 ~ D7 dari U4 (ADC0804) harus berubah ketika R13 disesuaikan tetapi tidak mengikuti R13. Apa yang
3. Tampilan ICL7107 sisa-sisa "000" terlepas dari bagaimana perubahan masukan. Apa yang bisa menjadi kesalahan
4. tampilan Output U4 (ICL7107) pada modul KL-33013 blok b tidak berubah sesuai dengan input, penyesuaian R16
5. Tampilan +/- polaritas ICL7107 tidak bekerja. Apa yang bisa menjadi masalah?
6-27
KL-300 DIGITAL LOGIC LAB PERCOBAAN MANUAL
OLAHRAGA
Connect WR dan INTR dari ADC0801 bersama-sama seperti yang ditunjukkan di bawah ini. Apakah operasi terus-menerus mungkin?
1. A / D konversi sederhana
2. D / A konversi sederhana
( ) 2. Berapa banyak sinyal clock tidak Counter-Ramp Masukan ADC membutuhkan untuk mengkonversi sinyal
analog 8-bit?
1. 1
2. 3
3. 256
( ) 4. ADC0804 adalah
6-28
EKSPERIMEN BAB 6 CONVERTER CIRCUIT
1. CS
2. WR
3. INTR
( ) 6. ICL7107 adalah:
1. A / D konversi
2. D / A konversi
3. Baik
( ) Output frekuensi 10. Sebuah VFC ini adalah 500Hz dan 1kHz ketika tegangan input 1V dan 2V masing-masing.
Apa tegangan output ketika input adalah 4V? (Dengan asumsi konversi V / F adalah proses linear)
1. 150Hz
2. 2000Hz
3. 3000Hz
6-29