1.

Percobaan 1

Gambar 3- 1. Rangkaian Switching untuk Percobaan 1 [1].

Tabel 3- 1. Daftar Komponen untuk Percobaan 1 [1].

Memastikan kapasitor dalam keadaan

kosong (tidak menyimpan muatan) dengan
menghubungsingkatkan kedua pin kapasitor

Siapkan rangkaian seperti pada gambar 3-1

dengan nilai setiap komponennya seperti
pada tabel 3-1

Siapkan osiloskop dengan mengkalibrasinya

dan hubung powersupply Kit Transien dan
Power Supply DC pada jala - jala

Gunakan kanal 1 untuk mengukur nilai

tegangan pada C1

Gunakan kanal 2 untuk mengukur nilai

tegangan pada C2

Plot kedua nilainya, gambarkan pada BCL

2. Percobaan 2
 Lakukan langkah yang sama seperti
pada Percobaan 1 dengan mengganti
nilai R2 menjadi 2,2 KΩ dan 10 KΩ

Lakukan langkah yang sama seperti

pada Percobaan 1 dengan mengganti
nilai C2 menjadi 100 nF dan 220 nF

Plot masing-masing grafik,

gambarkan pada BCL

3. Percobaan 3

Susun rangkaian seperti pada Percobaan

1

Ubah sumber tegangan dari 5V menjadi

4V kemudian cari nilai konstanta waktu
( ) dan gambar plot grafik VC1 gabung VC2

Ubah sumber tegangan dari 5V menjadi

2V kemudian cari nilai konstanta waktu
( ) dan gambar plot grafik VC1 gabung VC2
4. Percobaan 4

Gambar 3- 2. Rangkaian Penguji Percobaan 4 [1].

Gambar 3- 3. Grafik Gejala Transien [1].

Gunakan Kit Rangkaian RL & RC, kemudian

susun rangkaian seperti pada gambar 3-2

Ukur nilai (resistansi dalam induktor) RL. Catat

pada BCL

Pasang probe oscillator pada posisi kanal 1

untuk mengukur VC dan input generator
sinyal pada kanal 2

Ubah tampilan nilai osiloskop, sehingga

muncul seperti pada gambar 3-3. Untuk nilai
Rvar = 50 Ω. Kemudian gambar pada BCL

Ubah nilai Rvar = 100 Ω, kemudian gambar

plotnya pada BCL

Ubah nilai Rvar = 3 kΩ, kemudian gambar

plotnya pada BCL

Carilah nilai Rvar yang dapat membuat

kondisi 'critically damped', kemudian
gambar plotnya pada BCL
5. Percobaan 5

Gambar 3- 4. Rangkaian Differensiator [1].

Susun rangkaian seperti pada gambar

3-4

Atur input sinyal dengan nilai frekuensi

500 Hz dan tegangan 4 VPP

Hitung konstanta waktu RC untuk

setiap kemungkinan yang ada pada kit

Gambar setiap grafik gabungan antara

VC dan Vin untuk setiap kemungkinan
kapasitor dan resistor yang ada pada kit

6. Percobaan 6

Gambar 3- 5. Rangkaian Integrator [1].

 Susun rangkaian seperti pada gambar
3-5

Atur input sinyal dengan nilai frekuensi

500 Hz dan tegangan 4 VPP

Hitung konstanta waktu RC untuk

setiap kemungkinan yang ada pada kit

Gambar setiap grafik gabungan antara

VC dan Vin untuk setiap kemungkinan
kapasitor dan resistor yang ada pada kit

Ulangi percobaan apabila sinyal input

berjenis segitiga
Hasil dan Analisis
1. Percobaan 1

Gambar 4- 1. Grafik Gabungan VC1 dan VC2 pada percobaan 1. Sumber : Dokumentasi Pribadi.

Gambar 4- 2. Grafik Inuisi Jenis Respons [3].

Ket :
1. Fase Sebelum Pengosongan (warna ungu)
2. Fase Setelah Pengosongan (t0| warna oranye)
3. Fase t1 (warna kuning).
4. Fase t2 (warna biru).
5. Fase t3 (warna hijau).

Percobaan berjalan lancar, tidak terdapat kendala kecuali pada saat kalibrasi osiloskop.
Dimana kanal 1 memiliki error kalibrasi sebesar -280mV dan kanal 1 sebesar -200mV.
Berdasarkan percobaan 1 yang hasilnya dapat dilihat pada gambar 4-1 dapat di analisis
terdapat 4 kondisi yang dihasilkan pada grafik. Kondisi pertama, - pada saat S1 dan S2 dalam
keadaan ‘off’ (tidak tersambung) - nilai tegangan pada C1 dan C2 memiliki nilai sekitar 1.8 V
yang menandakan pada state sebelumnya tegangan pada kapasitor belum dikosongkan.
Kemudian pada Fase kedua, nilai tegangan dari setiap kapasitor tersebut dikosongkan. Dapat
dilihat pada Pada Fase ketiga, - pada saat S1 dalam keadaan ‘on’ dan S2 dalam keadaan ‘off’-
nilai tegangan pada C1 meningkat hingga nilai 4.74 V (tidak menyentuh nilai 5V disebabkan
batas toleransi dari resistansi resistor dan juga kapasitor) dan C2 masih bernilai 0V karena S2
 belum disambungkan. Pada Fase Keempat -pada saat S1 dalam keadaan ‘off’ dan S2 dalam
keadaan ‘on’- nilai tegangan pada C1 menurun menuju nilai sekitar 1.8 V dan nilai tegangan
pada C2 mengalami kenaikan menuju nilai tegangan 1.8 V. Pada kondisi kelima, -pada saat S1
dan S2 dalam kondisi ‘off’ – nilai tegangan pada C1 dan C2 bernilai 1.8 V. Siklus ini akan terus
berulang terus menerus. Dari percobaan 1, berdasarkan intuisi grafis dari jenis respons yang
dapat dilihat pada gambar 4-2, dapat diketahui bahwa pada C1 terjadi reasons lengkap,
dimana respons paksa terjadi pada fase 3 dan respons natural terjadi pada fase 4. Pada C 2
hanya terjadi respons paksa pada fase 4.

2. Percobaan 2

Gambar 4- 3. Grafik Gabungan VC1 dan VC2 untuk R2 = 2.2 KΩ. Sumber : Dokumentasi Pribadi.

Pada Percobaan ini, bentuk dari grafik secara keseluruhan mirip. Namun terdapat perbedaan
dimana R2 = 2.2 KΩ yang mana nilai R2 nya lebih kecil dibandingkan dengan R2 pada percobaan
1. Berdasarkan penurunan rumus pada fase ketiga, yaitu

𝑡
𝑉𝐶1 = 5 × (2.5 + 𝑒 −𝑅𝐶 ) … (1)

𝑡
𝑉𝐶1 = 2.5 × (1 − 𝑒 −𝑅𝐶 ) … (2)

Dari persamaan berikut dapat diketahui jika nilai R semakin kecil maka semakin terjal juga
saat grafik turun untuk membentuk respons natural pada VC1 fase ketiga. Ini juga berlaku bagi
respons paksa untuk VC2.

Gambar 4- 4. Grafik Gabungan VC1 dan VC2 untuk R2 = 10 kΩ. Sumber : Dokumentasi Pribadi.

Pada percobaan ini, bentuk dari grafik secara keseluruhan mirip, namun terdapat perbedaan
dimana R2 = 10 KΩ. Yang mana nilai R2 nya lebih besar dibandingkan pada percobaan 1.
 Berdasarkan persmaaan (1) dapat diketahui nilai R yang semakin besar dapat memperlandai
respon natural (VC1) dan respons paksa (VC2). Yang artinya memperbesar nilai konstanta
waktu ( ) dan menyebabkan pengisian C2 dengan mengalirkan muatan dari C1 akan lebih lama.

Gambar 4- 5. Grafik Gabungan VC1 dan VC2 untuk C2 = 100 nF. Sumber : Dokumentasi Pribadi.

Pada percobaan ini, bentuk dari grafik secara keseluruhan mirip, namun terdapat perbedaan
dimana C2 = 100nF. Ini menyebabkan nilai konstanta waktu menjadi lebih kecil dibandingkan
dengan percobaan 1. Ini dapat dibuktikan dari turunan persamaan (1) dan (2) dengan
menggunakan nilai setiap komponen yang terdapat pada tabel percobaan. Sehingga respons
natural pada VC2 dan respons paksa pada VC2 memiliki kelandaian yang kurang terjal
dibandingkan dengan percobaan 1 dikarenakan nilai konstanta waktunya lebih kecil yang
memiliki perbandingan terbalik dengan nilai V C1 dan VC2.

Gambar 4- 6. Grafik Gabungan VC1 dan VC2 untuk C2 = 1. Sumber : Dokumentasi Pribadi.

Pada percobaan ini, diketahui nilai C2 = 220 nF yang memiliki nilai lebih kecil dibandingkan
dengan percobaan 1 dan lebih besar dibandingkan percobaan saat C 2 = 100 nF. Berdasarkan
penurunan persamaan (1) dan (2), nilai VC1 memiliki respons natural yang lebih terjal
dibandingkan dengan percobaan 1. Menandakan pegisian V C2 lebih cepat dilakukan
dibandingkan dengan percobaan 1 dan lebih lambat dibandingkan dengan C 2 = 100 nF.

3. Percobaan 3
Gambar 4- 7. Grafik Gabungan VC1 dan VC2 saat tengangan input menjadi 2 V. Sumber : Dokumentasi Pribadi.

Pada percobaan ini, terdapat perbedaan yang jelas apabila mengikuti keterangan fase seperti
pada precobaan 1. Dimana pada fase ketiga terdapat perbedaan nilai tegangan pada C1. Saat
diturunkan nilai tegangannya menjadi 4 V maka nilai tegangan pada steady statenya menurun
di angka sekitar 3.85 V. nilai yang tidak mutlak 4 V ini disebabkan terdapat nilai toleransi dari
R1. Dengan Turunan persamaan pada VC1 sebagai berikut.
𝑡
𝑉𝐶1 = 𝑉𝑖 (1 − 𝑒 −𝑅𝐶 ) … (3)
→ 𝑉𝑖 = 4 𝑉

𝑡
𝑉𝐶2 = 𝑉𝑖 (1 + 𝑒 −𝑅𝐶 )

Gambar 4- 8. Grafik Gabungan VC1 dan VC2 saat tengangan input menjadi 2 V. Sumber : Dokumentasi Pribadi.

Pada percobaan ini, terdapat perbedaan yang jelas apabila apabila mengikuti keterangan fase
seperti pada percobaan 1. Dimana pada fase ketiga terdapat perbedaan nilai tegangan pada
C1. Saat diturunkan nilai tegangannya menjadi 2V maka nilai tegangan pada steady statenya
menurun di angka sekitar 1.85 . Nilai yang tidak mutlak 2 V ini disebabkan oleh nilai toleransi
dari R1. Perubahan nilai tegangan steady state pada respon paksa dari C 1 ini dapat dibuktikan
dengan persamaan (3) dengan menginjeksi nilai V i = 2 V.

Dari hasil pengukuran dan analisis dari grafik untuk Vi = 4 V dan Vi = 2 V didapatkan tabel
sebagai berikut.

Sumber
Konstanta Konstanta
Tegangan DC ▲V1 (Volt) ▲V2 (Volt)
Waktu ( 1) Waktu ( 2)
(volt)
4 500 µs 800 µs 3.92 1.36
2 700 µs 600 µs 2 0.6
 Dari percobaan ini kita dapat ketahui bahwa nilai konstanta waktu tidak dapat ditentukan
permodelannya. Namun, nilai konstanta waktu antar pengukuran tidak memiliki nilai yang
jauh berbeda. Argument ini muncul berdasarkan persamaan (1), (2), dan (3). Tegangan input
hanya dapat mempengaruhi tegangan output.

∴ Maka, dari percobaan 3 ini dapat disimpulkan bahwa nilai konstanta waktu tidak
dipengaruhi oleh nilai dari tegangan input (Vi)

4. Percobaan 4
Untuk mengetahui secara matematis dalam menentukan jenis teredam dari rangkaian ini
diperlukan penurunan sebagai berikut.
𝑉𝑖 = 𝑉𝑅 + 𝑉𝐿 + 𝑉𝐶 *Dimana VC = VO

𝑑𝑖
𝑉𝑖 = 𝑖. 𝑅 + 𝐿. + 𝑉𝐶
𝑑𝑡

𝑑𝑉𝐶 𝑑 2 𝑉𝐶
𝑉𝑖 = 𝑅𝐶 + 𝐿𝐶 + 𝑉𝐶
𝑑𝑡 𝑑𝑡 2

𝑑 2 𝑉𝐶 𝑅 𝑑𝑉𝐶 𝑉𝐶
𝑉𝑖 = 2
+ +
𝑑𝑡 𝐿 𝑑𝑡 𝐿𝐶

Dengan menggunakan persamaan karakteristik didapatkan :

𝑅 1
0 = 𝑆2 +
𝑆 +
𝐿 𝐿𝐶
Dari persamaan karakteristik tersebut dapat diklasifikasikan kedalam 3 jenis, yaitu :

 Untuk D < 0, maka persamaan berjenis underdamped.

 Untuk D > 0, maka persamaan berjenis overdamped.
 Untuk D = 0, maka persamaan berjenis critically-damped.

Dari hasil pengukuran, didapatkan nilai sebenarnya dari hambatan dalam pada inductor
adalah 51, 038 Ω.

Dari penurunan persamaan diatas dapat di analisis grafik dari setiap percobaanya.

Gambar 4- 9. Grafik VC dengan nilai Rvar = 50 Ω. Sumber : Dokumentasi Pribadi.

 Dari hasil grafik yang didapat, dapat diketahui untuk Rvar = 50 Ω rangkain berjenis
overdamped. Hal ini dapat dibuktikan dengan persamaan dibawah

D<0
𝑅𝑣𝑎𝑟 + 𝑅𝐿 2 4
( ) <
𝐶 𝐿𝐶

50 + 50.038 2 4
( ) <
2.5 × 10−3 2.5 × 10−3 × 8.2 × 10−9
∴ Maka dapat disimpulkan dari persamaan diatas bahwa rangkaian berjenis overdamped.

Gambar 4- 10. Grafik VC dengan nilai Rvar = 100 Ω. Sumber : Dokumentasi Pribadi.

Dari hasil grafik yang didapat, dapat diketahui untuk Rvar = 100 Ω rangkain berjenis overdamped.
Hal ini dapat dibuktikan dengan persamaan dibawah.

D<0
𝑅𝑣𝑎𝑟 + 𝑅𝐿 2 4
( ) <
𝐶 𝐿𝐶

100 + 50.038 2 4
( ) <
2.5 × 10−3 2.5 × 10−3 × 8.2 × 10−9

∴ Maka dapat disimpulkan dari persamaan diatas bahwa rangkaian berjenis overdamped.
Gambar 4- 11. Grafik VC dengan nilai Rvar = 2 kΩ. Sumber : Dokumentasi Pribadi.

Dari hasil grafik yang didapat, dapat diketahui untuk Rvar = 2 kΩ rangkain berjenis overdamped.
Hal ini dapat dibuktikan dengan persamaan dibawah.

D>0
𝑅𝑣𝑎𝑟 + 𝑅𝐿 2 4
( ) >
𝐶 𝐿𝐶

2000 + 50.038 2 4
( −3
) >
2.5 × 10 2.5 × 10 × 8.2 × 10−9
−3

∴ Maka dapat disimpulkan dari persamaan diatas bahwa rangkaian berjenis underdamped.

Gambar 4- 12. Grafik VC dengan nilai Rvar = 1 kΩ. Sumber : Dokumentasi Pribadi.

Dari hasil grafik yang didapat, dapat diketahui untuk Rvar = 1 kΩ rangkain berjenis critically
damped. Walaupun dengan nilai Rvar tersebut merupakan nilai yang mendekati fenomena
critically-damped. Hal ini dapat dibuktikan dengan persamaan dibawah.

D=0
𝑅𝑣𝑎𝑟 + 𝑅𝐿 2 4
( ) =
𝐶 𝐿𝐶

1000 + 50.038 2 4
( −3
) ≈
2.5 × 10 2.5 × 10 × 8.2 × 10−9
−3

∴ Maka dapat disimpulkan dari persamaan diatas bahwa rangkaian berjenis critically-damped.
5. Percobaan 5

Gambar 4- 13. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 8,2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.

1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔𝜔≪
𝑅𝐶 8.2 × 10−6

Gambar 4- 14. Grafik SInyal Kotak Vin dan Vout untuk R = 10 kΩ, dan C = 8,2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.

1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔𝜔≪
𝑅𝐶 8.2 × 10−5

Gambar 4- 15. Grafik Sinyal Kotak Vin dan Vout untuk R = 100 kΩ, dan C = 8,2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.
 1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔𝜔≪
𝑅𝐶 8.2 × 10−4

Gambar 4- 16. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.

1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔ 𝜔 ≪ −4
𝑅𝐶 10

Gambar 4- 17. Grafik Sinyal Kotak Vin dan Vout untuk R = 10 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.

1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔ 𝜔 ≪ −3
𝑅𝐶 10

Gambar 4- 18. Grafik Sinyal Kotak Vin dan Vout untuk R = 100 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut.

1 1
𝜔 ≪ 𝜔𝑂 ↔ 𝜔 ≪ ↔ 𝜔 ≪ −2
𝑅𝐶 10
6. Percobaan 6

Gambar 4- 19. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian differensiator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-18 terlihat bahwa Vout
tidak dapat dikategorikan sebagai integrator yang baik. Karena tidak menghasilkan sinyal
segitiga yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−6

Gambar 4- 20. Grafik Sinyal Kotak Vin dan Vout untuk R = 10 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-19 terlihat bahwa Vout
belum dapat dikategorikan sebagai integrator yang baik. Karena menghasilkan sinyal segitiga
yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−5

Gambar 4- 21. Grafik Sinyal Kotak Vin dan Vout untuk R = 100 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi Pribadi.
Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-20 terlihat bahwa Vout
hampir dapat dikategorikan sebagai integrator yang baik. Karena belum menghasilkan sinyal
segitiga yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−4

Gambar 4- 22. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-21 terlihat bahwa Vout
tidak dapat dikategorikan sebagai integrator yang baik. Karena tidak menghasilkan sinyal
segitiga yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −4
𝑅𝐶 10

Gambar 4- 23. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-22 terlihat bahwa Vout
belum dapat dikategorikan sebagai integrator yang baik. Karena belum menghasilkan sinyal
segitiga yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −3
𝑅𝐶 10
Gambar 4- 24. Grafik Sinyal Kotak Vin dan Vout untuk R = 1 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 2-23 terlihat bahwa Vout
sudah dapat dikategorikan sebagai integrator yang baik. Karena menghasilkan sinyal segitiga
yang sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −2
𝑅𝐶 10

Gambar 4- 25. Grafik Sinyal Segitiga Vin dan Vout untuk R = 1 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-24 terlihat bahwa Vout -
belum dapat dikategoriakan rangkaian integrator yang baik.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−6

Gambar 4- 26. Grafik Sinyal Segitiga Vin dan Vout untuk R = 10 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi
Pribadi.
Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-25 terlihat bahwa Vout -
belum dapat dikategoriakan rangkaian integrator. Karena ouputnya hampir membentuk
sinyal sinusoidal sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−5

Gambar 4- 27. Grafik Sinyal Segitiga Vin dan Vout untuk R = 100 kΩ, dan C = 8.2 nF. Sumber : Dokumentasi
Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-26 terlihat bahwa Vout -
dapat dikategoriakan rangkaian integrator. Karena ouputnya membentuk sinyal sinusoidal
sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔𝜔≫
𝑅𝐶 8.2 × 10−4

Gambar 4- 28. Grafik Sinyal Segitiga Vin dan Vout untuk R = 1 kΩ, dan C = 100 nF. Sumber : Dokumentasi Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-27 terlihat bahwa Vout
belum dapat dikategoriakan rangkaian integrator. Karena ouputnya hampir membentuk
sinyal sinusoidal sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −4
𝑅𝐶 10
Gambar 4- 29. Grafik Sinyal Segitiga Vin dan Vout untuk R = 10 kΩ, dan C = 100 nF. Sumber : Dokumentasi
Pribadi.

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-28 terlihat bahwa Vout -
dapat dikategoriakan rangkaian integrator. Karena ouputnya membentuk sinyal sinusoidal
sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −3
𝑅𝐶 10

Gambar 4- 30. Grafik Sinyal Segitiga Vin dan Vout untuk R = 100 kΩ, dan C = 100 nF. Sumber : Dokumentasi

Berdasarkan percobaan ini, dapat diketahui untuk menjadi rangkaian integrator yang baik
diharuskan memenuhi syarat berikut. Dalam hal ini pada gambar 4-29 terlihat bahwa Vout -
dapat dikategoriakan rangkaian integrator. Karena ouputnya membentuk sinyal sinusoidal
sempurna.

1 1
𝜔 ≫ 𝜔𝑂 ↔ 𝜔 ≫ ↔ 𝜔 ≫ −2
𝑅𝐶 10