9.

3 JFET FIXED-BIAS CONFIGURATION

Sekarang sirkuit setara FET telah ditentukan, sejumlah FET fundamental konfigurasi
sinyal kecil akan diselidiki. Pendekatan akan paralel dengan ac analisis penguat BJT
dengan penentuan parameter penting Zi, Zo, dan Av untuk setiap konfigurasi.
Konfigurasi fixed-bias Gambar 9.10 termasuk kapasitor kopling C1 dan C2 yang
mengisolasi pengaturan biasing dc dari sinyal dan beban yang diterapkan; mereka
beraksi sebagai ekuivalen hubung singkat untuk analisis ac.

Setelah tingkat gm dan rd ditentukan dari pengaturan biasing dc, lembar spesifikasi,
atau karakteristik, model ekuivalen ac dapat diganti antara terminal yang sesuai
seperti yang ditunjukkan pada Gambar. 9.11. Perhatikan bahwa kedua kapasitor
memiliki ekivalen hubung singkat karena reaktansi XC=1/(2ΠƒC) cukup kecil
dibandingkan dengan tingkat impedansi lain dari jaringan, dan baterai dc VGG dan VDD
adalah atur ke nol volt dengan ekivalensi hubung singkat.
Jaringan Gambar 9.11 kemudian digambar ulang dengan hati-hati seperti yang
ditunjukkan pada Gambar 9.12. Catatan polaritas Vgs yang ditentukan, yang
menentukan arah gmVgs. Jika Vgs negatif, arah sumber arus berbalik. Sinyal yang
diterapkan diwakili oleh Vi dan sinyal output di RD oleh Vo.
Zi : Gambar 9.12 dengan jelas mengungkapkan hal itu

karena kesetaraan sirkuit-terbuka pada terminal input JFET.

Zo: Mengatur Vi = 0 V seperti yang dipersyaratkan oleh definisi Zo akan menetapkan

Vgs sebagai 0 V juga. Hasilnya adalah gmVgs = 0 mA, dan sumber saat ini dapat diganti
dengan ekivalen rangkaian terbuka seperti yang ditunjukkan pada Gambar 9.13.
Impedansi keluaran adalah
Jika resistansi rd cukup besar (setidaknya 10:1) dibandingkan dengan RD, perkiraan
RD dan RD sering dapat diterapkan

Av: untuk mengatasi Vo pada Gambar 9.12, maka kita temukan

Hubungan Fase: Tanda negatif dalam persamaan yang dihasilkan untuk A v jelas
mengubah pergeseran fasa 180 ° antara tegangan input dan output.

Contoh soal
Konfigurasi fixed-bias pada Contoh 6.1 memiliki titik operasi yang ditentukan oleh
VGSQ = -2 V dan IDQ = 5.625 mA, dengan IDSS = 10 mA dan VP = 8 V. Jaringan digambar
ulang seperti Gambar 9.14 dengan sinyal yang diterapkan Vi. Nilai yos diberikan
sebagai 40 µS.
(a) Tentukan gm.
(b) Temukan rd.
(c) Tentukan Zi.
(D) Hitung Zo.
(E) Tentukan tegangan Av.
(F) Tentukan Av mengabaikan efek rd.

Solusi

Seperti yang ditunjukkan pada bagian (f), rasio 25 kΩ 2 kΩ 12,5:1 antara rd dan
RD menghasilkan perbedaan 8%.