ROIF 1825041011
Fajar Aswar 1825041018
PTA 01/A 2018
ii
DAFTAR ISI
A. PENDAHULUAN ................................................................................... 1
2. Rumusan Masalah.............................................................................. 2
3. Tujuan ................................................................................................. 2
B. PEMBAHASAN ...................................................................................... 3
C. PENUTUP ................................................................................................ 19
1. Kesimpulan ........................................................................................ 19
2. Saran .................................................................................................. 19
LAMPIRAN .................................................................................................... 21
iii
DAFTAR GAMBAR
iv
DAFTAR TABEL
v
1
A. PENDAHULUAN
1. Latar Belakang
Gerbang sendiri yang diterjemahkan dari istilah asing gate, adalah elemen
dasar dari semua rangkaian yang menggunakan sistem digital. Gerbang logika
dasar meliputi or, and dan not. Adapun gerbang logika kombinasi merupakan
perpaduan-perpaduan antara gerbang logika dasar.
2
2. Rumusan Masalah
3. Tujuan
B. PEMBAHASAN
1. Rangkaian Counter
seluruh output counter L4, L3, L2 dan L1 dibuat 0 terlebih dahulu dengan jalan
membuat clear dalam keadaan 0 walaupun sesaat.
Pada saat pulsa pertama bergerak dari 1 ke 0, maka output flip-flop A akan
berubah dari 0 ke 1, Ouput B akan tetap karena sinyal yang masuk pada input
clock berubah dari 0 ke 1. Flip ke 3 dan 4 juga tidak mengalami perubahan karena
belum ada perubahan pada input clocknya. Jadi dapat disimpulakan bahwa
sesudah pulsa pertama datang keadaan ouput L4, L3, L2, L1 adalah 0001.
Selanjutnya apabila pulsa kedua bergerak dari 1 ke 0, output flip-flop 1
akan kembali menjadi 0, akibatnya terjadi perubahan juga pada input clock flip-
flop 2 (dari 1 ke 0) sehingga ouput flip-flop 2 menjadi 1. Sedangkan flip flop 3
dan 4 outputnya belum mengalami perubahan karena pulsa input clocknya belum
mengalami perubahan dari 1 ke 0. jadi sekarang output rangkaian counter ini
adalah 0010.
Begitulah seterusnya sampai pulsa ke 15 datang. Keempat output
rangkaian counter akan bernilai 1111. Begitu masuk pulsa ke 16 (perubahan dari 1
ke 0) datang maka output dari masing-masing flip-flop akan berubah menjadi
0000 (seperti keadaan awal)
Dengan memanfaatkan tombol up dan down pada gambar di atas kita dapat
melakukan proses penghitungan dari atas atau dari bawah.
adalah
a. Multiplekser
Multiplexer (MUX) atau selector data adalah suatu rangkaian logika yang
menerima beberapa input data, dan untuk suatu saat tertentu hanya mengizinkan
satu data input masuk ke output, yang diatur oleh input selektor. Oleh karena itu,
MUX memiliki fungsi sebagai pengontrol digital. MUX memiliki kanal input
lebih besar dari 1 (minimal 2 atau kelipatan 2), dan hanya memiliki 1 kanal
output. Jumlah selektor dilihat dari banyaknya kanal input (n).
Diagram multiplekser secara umum ditunjukkan oleh gambar di bawah ini.
Kebanyakan system digital memproses data biner secara parallel (seluruh bit
secara serentak), karena teknik ini lebih cepat. Tetapi apabila data ini harus
disalurkan ke tempat-tempat yang relative jauh, susunan parallel ini menjadi tidak
efektif, karena memerlukan banyak saluran transmisi.Oleh karena itu, data biner
berbentuk parallel sering diubah menjadi bentuk seri sebelum disalurkan ke tujuan
yang jauh.
(5) Menghasilkan bentuk gelombang
(6) Menghasilkan fungsi logika
b. DEMULTIPLEKSER
GambarB.14 DEMULTIPLEKSER
3. Shift Register
Ketika akan dimulai. semua flip-flop berisi nilai X ('tidak tahu'). Ketika -
denr input dxtempatkan dalam keadaan akuf (logika 0). semua flip-flop akan
dihapus menjadi 0. Keuka tepi-akcif pertama berlangsung pada input dock. maka
input seriaLin adalah 1. sehingga itulah nilai yang akan dimuat ke dalam flipflop
pertama Pada saat yang sama, mlai o yang asli dari flip-flop pertama akan dimuat
ke dalam flip-flop kedua. mlai o yang asli dari Hip-nop kedua dimuat ke flip-tlop
17
ketiga, dan nilai 0 yang asli dari tlip-nop keuga dlmuat ke dalam flip-flop
keempat.
Ketika tepi-aktif berikutnya berlangsung pada input clock, maka input
seriaLin adalah 0. sehingga mlai inilah yang dimuat ke dalam mp-flop pertama.
Pada saat yang sama. mlai 1 yang asli dari flip-flop pertama dimuat ke dalam flip-
flop kedua, nilai 0 dari fhp-flop kedua dimuat ke flip-flop ketiga, dan nilai 0 dari
flip-flop ketiga dimuat ke dalam flip-flop keempat. Demikian pula, ketika tepi-
aktif berikutnya berlangsung pada input clock, input serial-in masih 0. sehingga
nilai inilah yang dimuat ke dalam flip-flop pertama. Pada saat yang sama. nilai O
dari flip-flop pertama dimuat ke dalam flip-flop kedua, nilai 1 dati flip-flop kedua
dimuat ke flip flop ketiga, dan nilai O dari flip~flop ketiga dimuat ke dalam flip-
flop keempat. dan seterusnya.
Variasi umum lainnya dan" shift register adalah ParaleI-ln-Serial-Out
(P150) dan SeriaHn-Serial-Out (SISO). Sebagai contoh, perhatikan 4-bit shift
register SISO pada Gambar B.21.
C.PENUTUP
1. Kesimpulan
DAFTAR PUSTAKA
DAFTAR LAMPIRAN
DAFTAR ISTILAH
1. Counter = Penghitung
6. Inpur = masukan
7. Output = keluaran
9. Sequencing = pengurangan
Daftar Kode
1. 74LS47 = jenis IC