Anda di halaman 1dari 3

Nama : Maya Sedya Utami

NRP : 10511710000008

A. Pengertian Nios II

Nios II adalah arsitektur prosesor 32-bit tertanam yang dirancang khusus untuk keluarga Altera dari
rangkaian terintegrasi field-programmable gate array (FPGA). Nios II menggabungkan banyak
peningkatan dibandingkan arsitektur Nios asli, membuatnya lebih cocok untuk berbagai aplikasi
komputasi tertanam, mulai dari pemrosesan sinyal digital (DSP) hingga kontrol sistem.

Dengan kata lain Nios II dapat dikatakan sebuah prosesor lunak yang terdapat dalam perangkat Altera
FPGA. Ini menggambarkan arsitektur dasar Nios II dan set instruksinya. Pada Nios II terdapat komponen
periferalnya mudah digunakan dengan menggunakan SOPC Altera Builder bersama dengan Quartus II

B. Sistem pada Nios II

Prosesor Nios II dapat digunakan dengan berbagai komponen lain untuk membentuk sistem yang
lengkap. Komponen ini Nents mencakup sejumlah periferal standar, tetapi juga dimungkinkan untuk
mendefinisikan periferal khusus. DE2 milik Altera Papan Pengembangan dan Pendidikan berisi beberapa
komponen yang dapat diintegrasikan ke dalam sistem Nios II.

Gambaran implementasi Nios


II pada board DE2
Dari gambar diatas dapat diketahui bahwa pada prosesor Nios II dan antarmuka yang diperlukan untuk
terhubung ke chip lain di papan DE2 diimplementasikan di chip FPGA Siklon II.

Komponen-komponen ini saling berhubungan melalui jaringan interkoneksi yang disebut Avalon Switch
Fabric.

1. Blok memori pada perangkat Cyclone II dapat digunakan untuk menyediakan memori on-chip
prosesor Nios II. Mereka dapat dihubungkan ke prosesor baik secara langsung atau melalui jaringan
Avalon.

2. Chip memori SRAM dan SDRAM pada papan DE2 diakses melalui antarmuka yang sesuai.

3. Input output antarmuka digunakan untuk menyediakan koneksi ke perangkat I / O yang digunakan
dalam sistem.

4. UART JTAG khusus antarmuka digunakan untuk menghubungkan ke sirkuit yang menyediakan tautan
Universal Serial Bus (USB) ke komputer host dimana papan DE2 terhubung. Sirkuit ini dan perangkat
lunak terkait disebut USB-Blaster.

5. Modul JTAG Debug, disediakan untuk memungkinkan komputer host mengontrol prosesor Nios II. Itu
memungkinkan untuk melakukan operasi seperti mengunduh program ke dalam memori, memulai dan
menghentikan eksekusi, pengaturan breakpoints program, dan pengumpulan data jejak eksekusi waktu-
nyata.

6. Sistem Nios II diimplementasikan pada chip FPGA didefinisikan dengan menggunakan deskripsi
perangkat keras bahasa, pengguna yang berpengetahuan luas dapat menulis kode tersebut untuk
mengimplementasikan bagian mana pun dari sistem. Ini akan menjadi tugas berat dan memakan waktu.
Sebagai gantinya, seseorang dapat menggunakan alat SOPC Builder di perangkat lunak Quartus II untuk
menerapkan sistem yang diinginkan hanya dengan memilih komponen yang diperlukan dan menentukan
parameter yang dibutuhkan untuk membuat setiap komponen sesuai dengan persyaratan keseluruhan
sistem.

C. Hal hal terkait Nios II

- Keluarga Nios II

Prosesor Nios II memiliki sejumlah fitur yang dapat dikonfigurasi oleh pengguna untuk memenuhi
tuntutan yang diinginkan sistem. Prosesor dapat diimplementasikan dalam tiga konfigurasi berbeda:

• Nios II / f adalah versi "cepat" yang dirancang untuk kinerja yang unggul. Ini memiliki lingkup
konfigurasi terluas opsi yang dapat digunakan untuk mengoptimalkan kinerja prosesor.

• Nios II / s adalah versi "standar" yang membutuhkan lebih sedikit sumber daya dalam perangkat FPGA
sebagai trade-off untuk pengurangan kinerja.
• Nios II / e adalah versi "ekonomi" yang membutuhkan sumber daya FPGA paling sedikit, tetapi juga
memiliki paling banyak serangkaian fitur yang dapat dikonfigurasi pengguna terbatas.

- Arsitektur Nios II

Prosesor Nios II memiliki arsitektur Reduced Instruction Set Computer (RISC). Ini hitung dan logikanya
operasi dilakukan pada operan di register tujuan umum. Data dipindahkan di antara memori dan
register ini melalui instruksi Load and Store. Panjang kata prosesor Nios II adalah 32 bit. Semua register
berukuran 32 bit. Alamat byte dalam 32-bit kata dapat diberikan dalam gaya little-endian atau big-
endian. Gaya penugasan adalah salah satu opsi yang pengguna dapat memilih pada waktu konfigurasi.
Pada konsep little-endian di mana yang lebih rendah alamat byte digunakan untuk byte yang kurang
signifikan (byte paling kanan) dari kata tersebut. Arsitektur Nios II menggunakan instruksi terpisah dan
data bus, yang sering disebut sebagai Harvard Arsitektur.

- Mode pengoprasian Nios II

Prosesor Nios II dapat beroperasi dalam tiga mode berikut:

• Mode pengawas - memungkinkan prosesor menjalankan semua instruksi dan menjalankan semua
fungsi yang tersedia. Kapan prosesor diatur ulang, memasuki mode ini.

• Mode pengguna - maksud dari mode ini adalah untuk mencegah eksekusi beberapa instruksi yang
seharusnya digunakan tujuan sistem saja. Beberapa fitur prosesor tidak dapat diakses dalam mode ini.

• Mode debug - digunakan oleh alat debugging perangkat lunak untuk mengimplementasikan fitur-fitur
seperti breakpoints dan watch- poin. Program aplikasi dapat dijalankan dalam mode Pengguna atau
Supervisor. Versi Nios yang tersedia saat ini Prosesor II tidak mendukung mode Pengguna.

- Lisensi

Pada Nios II berlisensi untuk ASIC sel standar melalui penyedia IP pihak ketiga, Synopsys Designware.
Melalui lisensi Designware, desainer dapat mem-port desain berbasis Nios dari platform FPGA ke
perangkat ASIC produksi massal.