Anda di halaman 1dari 13

LAPORAN HASIL PRAKTIKUM

SISTEM DIGITAL

Nama : MERI KRISTINA


NIM : DBC 117 011
Kelas :G
Modul : IV
Topik :FLIP FLOP

KOMPOSISI MAX NILAI


BAB I Tujuan Dan Landasan Teori 20
BAB II Pembahasan 50
BAB III Kesimpulan 15
BAB IV Daftar Pustaka 5
BAB V Lampiran 10
Jumlah 100
Penilai

Asisten Pratikum

Febri Agung .A.K.

JURUSAN TEKNIK INFORMATIKA


FAKULTAS TEKNIK
BAB I
TUJUAN DAN LANDASAN TEORI
1.1 TUJUAN
1. Mahasiswa dapat memahami karakteristik SR-FLIP FLOP, JK-FLIP FLOP.
2. Mahasiswa dapat memahami fungsi Clock pada rangkaian Sekuensial.

1.2 LANDASAN TEORI

Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data


sementara (latch) dimana bagian outputnya akan merespon input dengan cara
mengunci nilai input yang diberikan atau mengingat input tersebut. Flip-flop
mempunyai dua kondisi output yang stabil dan saling berlawanan. Perubahan dari
setiap keadaan output dapat terjadi jika diberikan trigger pada flipflop tersebut. Triger –
nya berupa sinyal logika “1” dan “0” yang kontinyu.

Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama
merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR
dan JK Flip-flop. Pada percobaan akan dilakukan menggunakan SR-FLIP FLOP dan
JK-FLIP FLOP.

1.2.1 SR-FLIP FLOP


SR-FLIP FLOP dapat dibentuk dengan dua cara; dari gerbang NAND atau dari
gerbang NOR.

Gambar 4.1. SR-FLIP FLOP dengan Gerbang NAND


Gambar 4.2. SR-FLIP FLOP dengan Gerbang NOR

1.2.2 JK-FLIP FLOP


Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SR-FF,
jika kedua input S dan R-nya sama-sama bernilai “1”, flip-flop tidak mampu
merespons kondisi output berikutnya. Sebuah JK-FFF dibentuk dari SR-FF dengan
tambahan gerbang AND pada sisi input SR-nya. Dengan tambahan tersebut, apabila
input J dan K keduanya bernilai “1” akan membuat kondisi output berikutnya menjadi
kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan Toggle.

Gambar 4.3. JK-FLIP FLOP

1.2.3 Clock merupakan suatu sinyal digital yang berfrekuensi konstan, dimana frekuensi ini
menentukan jumlah perubahan (transisi) dari 0 ke 1 atau 1 ke 0 dari sinyal clock ini.

Gambar 4.4. Periode Clock

BAB II
PEMBAHASAN

2.1 SR-FLIP FLOP


2.1.1 SR-Flip Flop dengan gerbang NOR
Rangkaian gerbang-gerbang logika dirangkaikan pada Basic Trainer Kit sesuai
dengan gambar.

Gerbang 4.5. SR-FLIP FLOP dengan Gerbang NOR

S dan R sebagai mesukan, memberikan input 1 dan 0 secara bergantian pada


masing-masing S dan R. SR-Flip-flop mempunyai dua masukan data, S dan R.
Untuk menyimpan suatu bit tinggi, membutuhkan S tinggi dan untuk menyimpan bit
rendah, membutuhkan R tinggi. Tabel di bawah merupakan ringkasan suatu
kemungkinan-kemungkinan masukan/keluaran bagi flip-flop SR. Kondisi masukan
yang pertama adalah SR = 00. Ini berarti tidak diterapkan pemicu. Dalam hal ini
hasil keluaran mempertahankan nilai terakhir yang dimilikinya. Tetapi pada
percobaan ini, Basic Trainer Kit dimatikan dan dinyalakan kembali, sehingga Basic
Trainer tidak menyimpan nilai terakhir dari percobaan sebelumnya.

Tabel 4.1 Tabel Hasil Percobaan


S R LED 1 LED 2 Keterangan
0 0 0 1
0 1 1 0
1 0 0 1
1 1 0 0 Terlarang

Kondisi masukan yang kedua adalah 0 untuk S dan 1 untuk R, berarti suatu
pemicu diterapkan pada masukan R. Pada percobaan yang dilakukan mendapatkan
hasil (keluaran) 1 untuk LED 1 (LED menyala) dan 0 untuk LED 2 (LED mati).
Kondisi masukan yang ketiga adalah 1 untuk S dan 0 untuk R, berarti suatu pemicu
diterapkan pada masukan S. Pada percobaan yang dilakukan mendapatkan hasil
(keluaran) 0 untuk LED 1 (LED mati) dan 1 untuk LED 2 (LED menyala).
Kondisi masukan 1 untuk S dan R merupakan masukan terlarang. Kondisi ini berarti
menerapkan suatu pemicu pada kedua masukan, S dan R, pada saat yang sama. Hal
ini merupakan suatu pertentangan karena mengandung pengertian bahwa kita
berupaya untuk memperoleh keluaran LED 1 dan LED 2 serentak sama dengan 1
atau sama dengan 0. Pada SR-Flip Flop dengan gerbang NOR, kondisi terlarang
terjadi saat kedua input, S dan R, adalah 1 sehingga kedua output bernilai 0.

2.1.2 SR-Flip Flop dengan gerbang NAND

Gambar 4.6. SR-FLIP FLOP dengan Gerbang NAND

Tabel 4.2 Tabel Hasil Percobaan


S R LED 1 LED 2 Keterangan
0 0 1 1 Terlarang
0 1 1 0
1 0 0 1
1 1 1 0

Pada SR-Flip flop dengan gerbang NAND, saat kodisi kedua masukan, S dan R,
adalah 0, adalah kondisi terlarang karena akan diperoleh keluaran 1 secra
bersamaan untuk LED 1 dan LED 2.
Kondisi masukan yang kedua adalah 0 untuk S dan 1 untuk R, berarti suatu
pemicu diterapkan pada masukan R. Pada percobaan yang dilakukan mendapatkan
hasil (keluaran) 1 untuk LED 1 (LED menyala) dan 0 untuk LED 2 (LED mati).
Kondisi masukan yang ketiga adalah 1 untuk S dan 0 untuk R, berarti suatu pemicu
diterapkan pada masukan S. Pada percobaan yang dilakukan mendapatkan hasil
(keluaran) 0 untuk LED 1 (LED mati) dan 1 untuk LED 2 (LED menyala). Kondisi
masukan 1 untuk S dan R mengahasilkan keluaran 1 untuk LED 1 (LED menyala)
dan 0 untuk LED 2 (LED mati).
2.2 JK-FLIP FLOP
Merangkaikan rangkaian di bawah pada Basic Trainer Kit.

Gambar 4.7. JK-FLIP FLOP dengan Clock

J dan K sebagai masukan, denagn memberikan input 1 dan 0 secara bergantian


pada masing-masing J dan K. Jika LED menyala, maka outputnya adalah 1 dan jika
LED mati (tidak menyala), maka outputnya adalah 0.
Dari percobaan, didapat hasil seperti pada tabel berikut.
Tabel 4.3 Tabel Hasil Percobaan
SET RESET J K LED 1 LED 2 Keterangan
0 0 1 1 Terlarang
0 1 1 1
0 0
1 0 1 1
1 1 1 1
0 0 1 0
0 1 1 0
0 1
1 0 1 0
1 1 1 0
0 0 0 1
0 1 0 1
1 0
1 0 0 1
1 1 0 1
0 0 0 1 Terlarang
0 1 0 1
1 1
1 0 0 1
1 1 0 1
Memberikan logika SET=0 dan RESET=0. Data yang didapat seperti pada tabel di
bawah.
Tabel 4.4 Tabel Hasil Percobaan
SIKLUS CLOCK J K LED 1 LED 2 Keterangan
0 1 1 0 1 High
1
1 1 1 0 1 High
0 1 1 1 0 Low
2
1 1 1 1 0 Low

SET berfungsi untuk mengeset nilai keluaran Q (dalam hal ini keluarannya
adalah LED 1 dan LED 2). Misalkan jika suatu kondisi masukan mengakibatkan
keluaran, bernilai logika positif 1, saat dipicu, apapun kondisi keluaran. RESET
berfungsi untuk menghilangkan (0) nilai dari Q. Misalkan jika suatu kondisi
masukan mengakibatkan keluaran (Q), bernilai logika negatif 0, saat dipicu apapun
kondisi sebelumnya. Kondisi LED 1 dan LED 2 dalam kondisi Flip Flop terjadi pada
saat rangkaian Flip Flop mula-mula semua inputan adalah 1 dan output sama dengan
1, apabila terjadi sisi menuju positif dari clock pertama berlangsung pada kondisi
J=0 dan K=1, maka ouput 0. CLOCK dalam flip-flop berfungsi sebagai pengatur
input yang bertujuan untuk merespon apakah keluaran pada rangkaian flip-flop
tersebut akan berubah atau tidak. Flip-flop akan merespon inputan apabila sinyal
pendetak (clock) telah tiba / aktif (nilai clock berlogika 1), dengan kata lain jika
pulsa pendetak belum tiba / tidak aktif (nilai clock berlogika 0) maka flip-flop tidak
akan merespon inputan yang masuk. Pada SR-flip flop dengan clock, agar flip-flop
bekerja secara serempak, maka perlu ditambahkan gerbang untuk memungkinkan
pemberian sinyal clock yang akan mernyerempakkan flip-flop ini, artinya keadaan
flip-flop hanya akan berubah bila diberi sinyal clock. Begitupun pada flip-flop lain
yang menggunakan Clock sebagai sinyal perespon masukannya, harus menunngu
datangnya sinyal pendetak baru setelah itu aka berubah keadaan.
BAB III
KESIMPULAN

Flip flop adalah suatu rangkaian yang terdiri dari elemen aktif (transistor) yang
kerjanya saling bergantian. Flip flop merupakan suatu rangkaian yang keluarannya
dipengaruhi kondisi keluaran sebelumnya. Dari percobaan dapat disimpulkan
bahwa:
SET berfungsi untuk mengeset nilai keluaran dan RESET berfungsi untuk mengeset
ulang nilai keluaran.
CLOCK dalam flip flop berfungsi sebagai pengatur input yang bertujuan untuk
merespon apakah keluaran pada rangkaian flip-flop tersebut akan berubah atau tidak.
Kondisi terlarang pada flip flop adalah kondisi dimana kedua masukan bernilai
sama atau berlogika sama. Kondisi ini berarti menerapkan suatu pemicu pada kedua
masukan, S dan R, pada saat yang sama. Hal ini merupakan suatu pertentangan
karena mengandung pengertian bahwa kita berupaya untuk memperoleh keluaran
LED 1 dan LED 2 serentak sama dengan 1 atau sama dengan 0.

BAB IV
DAFTAR PUSTAKA

Defi Kristiana, 2015. Pengertian Dan Jenis-Jenis Flip Flop.


https://defikristiana.wordpress.com/2015/04/11/pengertian-dan-jenis-jenis-flip-flop.html.
Diakses 22 Oktober 2019 pukul 21.10 WIB.
Yennim Kaimudin, 2013. Rangkaian Flip Flop.
https://yenimkaimudin.blogspot.co.id/2013/12/rangkaian-flip-flop.html. Diakses 13
November 2017 pukul 21.16 WIB.
Sunarto, 2008. Flip Flop.
http://sunarto.blogspot.co.id/2008/09/flip-flop.html. Diakses 22 Oktober 2019 pukul 21.25
WIB.
BAB V
LAMPIRAN

Gambar 4.1. SR-FLIP FLOP dengan Gerbang NAND


Gambar 4.2. SR-FLIP FLOP dengan Gerbang NOR

Gambar 4.3. JK-FLIP FLOP


Gambar 4.4. Periode Clock

Gerbang 4.5. SR-FLIP FLOP dengan Gerbang NOR

Gambar 4.6. SR-FLIP FLOP dengan Gerbang NAND


Gambar 4.7. JK-FLIP FLOP dengan Clock