Praktik Rangkaian Digital

Nama : Frans Aditia S. (1905112011)

Kelas : CE2B

1. Rangkaian & Tabel kebenaran

a) Latch R – S
Rangkaian

Table kebenaran
R S Q ̅
Q
0 0 Tidak berubah
0 1 1 0
1 0 0 1
1 1 0 0
b) Latch S – R
Rangkaian

Tabel kebenaran
S R Q ̅
Q
0 0 1 1
0 1 1 0
1 0 0 1
1 1 Tidak Berubah

c) Latch Terkendali
Rangkaian
Table kebenaran
S Q R Q ̅
Q
0 0 0 Tidak berubah
0 0 1 Tidak berubah
0 1 0 Tidak berubah
0 1 1 0 1
1 0 0 Tidak berubah
1 0 1 Tidak berubah
1 1 0 1 0
1 1 1 0 0

d) Latch D
Rangakaian

Tabel kebenaran
G D Q ̅
Q
0 0 Tidak berubah
0 1 Tidak berubah
1 0 0 1
1 1 1 0
2. Laporan pembahasan dan kesimpulan

Dari pembahasan tersebut dapat kita simpulkan bahwa latch yang merupakan elemen
penyimpan satu bit biner. Terdiri dari 0 atau 1. SR Latch dapat dibuat dengan
mengguanakan gerbang NOR atau gerbang NAND, yang dimana S (set) dan R (reset).

Kesimpulan dari tabel kebenaran nya Latch R-S apabila input SR diberikan nilai 0 maka
output yang dihasilkan adalah 𝑄0 yang berarti tidak berubah, dan apabila diberikan input
R diberikan nilai 1 maka outputnya adalah reset, input S diberikan nilai 1 maka outputnya
adalah set dan apabila kedua inputnya diberikan nilai 1 maka outputnya adalah
Q = Q` = 0 yang berarti tidak valid. Kalau dengan Latch S-R adalah kebalikan dari latch
R-S.
Pada Latch terkendali akan memiliki efek bila terdapat sinyal 1 (on) dari clock,
sedangkan D Latch akan terus dipertahannkan dengan selama sinyal dari clock adalah
sinyal 0 (off)