Review Digital Logic

Eri Prasetyo
http://staffsite.gunadarma.ac.id/eri
 Definisi Gerbang logika

Rangkaian logika menghasilkan sebuah nilai luaran Vout

dengan fungsi boolean masukan V1, V2, …, VN

Vdd

V1
V2
V3 .. Rangkaian Vout
Vi
.. logika
VN
Vout = "1" terhubung ke Vdd

Gnd Vout = "0" terhubung ke Gnd

 Definisi Gerbang Logika

Rangkaian logika menghasilkan sebuah nilai luaran Vout

dengan fungsi boolean masukan V1, V2, …, VN

Vdd
Vdd

V1
V2
.. Pmos
V1 VN
V2
V3 .. Rangkaian Vout Vout
Vi
.. logika
V1
VN V2
.. Nmos
VN

Gnd
Gnd
Contoh : NOR

1. Jaringan NMOS driven dan jaringan PMOS me-blok

2. Jaringan NMOS me-blok dan jaringan PMOS driven
Contoh dasar : NOR

Fungsi :

3. Va = 1 dan/atau Vb = 1
satu dari 2 transistors
NMOS driven
Vout = 0
6. Va = 0 dan Vb = 0
2 transistors PMOS
driven
Vout = 1
Layout NOR
Contoh Lain : NAND

Fungsi :

3. Va = 1 dan Vb = 1
2 transistors NMOS
driven
Vout = 0
6. Va = 0 dan/atau Vb = 0
salah satu transistors
PMOS conduit
Vout = 1
Layout NAND
Contoh Desain gate

? ?
metodologi

 gerbang logika  fungsi logika

F=A+B

 jar. P

 Jar. N
metodologi
 Jar. P

 skematik

 Jar. N
Gerbang Kompleks

Examples :
F = A.B.C.D

? F = (A+B) . (C+D)
Desain gerbang logika kompleks

jaringan P menggambarkan luaran 1

jaringan N mempunyai luaran 0

Jaringan N et P komplementer
satu dari dua jaringan
driven
 Rangkaian Logika

Pertama ekspresi logika , kita bangun dari jaringan

transistor tipe N

Exemple :

NMOS melewatkan arus jika

luarannya = 1

S = (A.B) + (C.(D+E)) S = (A.B) + (C.(D+E))

Bagaimana merealisasikan lebih lanjut ?

 Fungsi NMOS

2 kemungkinan : logika OR dan logika And

Logika OR :
S = 0 jika A = 1 atau B = 1

Logika And :
NMOS S = 0 jika A = B = 1
kondisi
paralel
NMOS
kondisi
seri
Desain jaringan NMOS

OR : Transistors paralel
And : Transistors seri

S
S = (A.B) + (C. (D+E) )
A C

B D E

0V
Desain jaringan PMOS
Or : Transistors seri
And : Transistors paralel

Vdd
A B
S = (A.B) + (C. (D+E) )

D
C
E

S
 Desain jaringan PMOS

Metode 2 : menggunakan metode komplemen

PMOS melewatkan jika input = 0 input = 1

ingat : A . B = A + B dan A + B = A . B

S = (A.B) + (C.(D+E)) S = (A.B) . (C.(D+E))

S = (A+B) . (C+(D.E)) S = (A+B) . (C+(D+E))

 Desain Jaringan PMOS

S = (A.B) + (C.(D+E)) Vdd

A B
S = (A+B) . ( C + (D.E) )

D
C
E

S
 Desain jaringan PMOS

Metode 3 : trace graph pada jaringan NMOS

Definisikan graph pd jaringan N : S

Puncak dari graph adalah

A C
Sebuah potensial jaringan
P1 P2

B D E

0V
 Desain jaringan PMOS

definisi graph di jaringan N : S

Puncak graph adalah

A C
Sebuah potensial jaringan
P1 P2

arc dari graph adalah B D E

rangkaian transistor N

0V
 Desain jaringan PMOS

hasil : 4 puncak dan 5 arcs

Graphe pada jaringan N : S

S
A C
P1 P2
P1 P2

B D E

0V
0V
Gerbang yang lebih besar

Multiplexers N - 1

Y = A.S + B.S
A 0 0 1 1 0 0 1 1
A B 0 1 0 1 0 1 0 1
MUX 2-1 Y
B
S 0 0 0 0 1 1 1 1
Y 0 0 1 1 0 1 0 1
S

IZZ
Berapa banyak transistor yang diperlukan
U
Q untuk merealisasikan MUX 2 - 1 ?
 S
A
Multiplexer 2 - 1 B
MUX 2-1 Y

solusi ;-)
Z
IZ
QU
 a – belum mengerti ?

 b – ini bukan untuk saya !


 c – berfikir …
Definisikan satu gerbang
kompleks
gerbang compleks = dirancang
! dari komplemen OR, AND
Diperlukan pengulangan lagi
 S
A
Multiplexer 2 - 1 B
MUX 2-1 Y

Solusi akhir ;-)

IZZ
Q U
Y = (A + S) . (B + S)

3 input inverter A, B et S
resume
4 fungsi input A, B, S et S

Banyaknya transistor =
3 * 2 + 2 * 4 = 14
 S
A
Multiplexer 2 - 1 B
MUX 2-1 Y

solusi akhir ;-)

Terlalu
kompleks ?

tidak ??
 S
A
Multiplexer 2 - 1 B
MUX 2-1 Y

Solusi lebih sederhana ?

Y = A.S + B.S memerlukan 8 transistors

Kita tambahkan inverter dengan dua transistor

total 10 transistors.

IZZ
Tetapi apakah tidak dapat lebih ringkas
U
Q lagi?
 S
A
Multiplexeur 2 - 1 B
MUX 2-1 Y

Solusi lain ?

Lihat fungsi logik dari MUX : Y = A.S + BS

Fungsi dari S, kita dapatkan A atau B pada luaran

A
Y S mengendalikan 2 saklar masukan
S pada keluaran
B

transistors MOS tak dapat didefinisikan pada saklar ?

Sebuah saklar bernama TG

Gerbang transmisi (TG) sebuah saklar digunakan untuk lewat

atau blok sebuah signal dalam circuit

Dibentuk dari 2 transistors MOS

komplementer disusun paralel

Dikendalikan oleh signal

komplementer S dan S
Fungsi dari TG

S = 0 dan S = Vdd S = Vdd dan S = 0

A B A B
Layout dari TG
 S
A
Multiplexeur 2 - 1 B
MUX 2-1 Y

review : methode classique desain multiplexer

memerlukan 14 Transistors MOS :
 6 transistors untuk input inverter
 8 transistors untuk logic circuit

Methode TG : memerlukan 6
transistors 6 Transistors
A
Y  2 saklar untuk TG sama dengan
S
4 transistors
B  2 transistors signal kendali S
inverter
Optimum permukaan circuit
 S
A
Multiplexeur 2 - 1 B
MUX 2-1 Y

Final :

TG1 S=0
A TG1 pass
TG2 block

Y Y=A
B
S=1
TG2 TG1 block
TG2 pass
S S
Y=B
 S
A
Multiplexeur 2 - 1 B
MUX 2-1 Y

Version Layout :

TG1
A

B Y

TG2
S S
 S1-Sm
A
Multiplexeur N - 1 B
MUX N-1 Y

Kita dapat membuat MUX lebih kompleks :

Example MUX 4-1 :

2 signal seleksi : S1, S2

2 inverter signal seleksi

8 gerbang transmisi
dan jika kita bicara XOR ?

XOR :

A A B Y
XOR Y
B
0 0 0
0 1 1
1 0 1
Y=A⊕B=A.B+A.B 1 1 0

IZZ
Berapa transistors yang dibutuhkan
U
Q XOR ?
 A
XOR B
XOR Y

Kita lihat persamaan akhir

Y=A⊕B=A.B+A.B Y=A.B+A.B

Y = (A + B) . (A + B) Y=A.B.A.B

Berapa transistor ?
ZZ
Q UI
jawab : 4 * 2 + 2 * 2 = 12
 A
XOR (version TG) B
XOR Y

Apakah bisa lebih optimum

A B Y A=0 Y=B

0 0 0 TG input B dan Y diatur oleh A

0 1 1 pada PMOS dan A pada NMOS
1 0 1
1 1 0

2 + 2 = 4 transistors
 A
XOR (version TG) B
XOR Y

A B Y A=1 Y=B

0 0 0 TG input B & Y diatur oleh A pada

0 1 1 NMOS dan A pada PMOS
1 0 1
1 1 0

2 cas dissociables

2 * 2 + 2 = 6 transistors
 A
XOR (version TG) B
XOR Y

final :

8 transistors
 A
Optimasi kedua B
XOR Y

A B Y A=0 Y=B

0 0 0
0 1 1
1 0 1
1 1 0

2 + 2 = 4 transistors
 A
XOR (version TG) B
XOR Y

A B Y A=1 Y=B

0 0 0 XOR adalah inverter !

0 1 1
1 0 1
1 1 0

2 + 2 =4 transistors
 A
XOR (version TG) B
XOR Y

final :

6 transistors
 Logic Sequential

Umum

X Z
Rangkaian logic
Y kombinatorik y

memori

output ditentukan dari input dan et output sebelumnya

Logic sequential

umum

Circuit logic

kombinatorik sekuensial

Bistable Monostable Astable

 sistems bistables

sistem bistable mempunyai 2 kondisi stables

Contoh dalam digital :

 (Latch, Flip Flop),
 register,
 elemen memori.

Kita lihat sistem bistable terdiri dari 2 inverter

 Contoh sistem bistable
VOH

Vi2=Vo1
Vi1 VO1
1
Vth

2 VOL
Vo2 Vi2 VIL VIH Vo2=Vi1

VOH
VO1 Vi2 VIH

Vth Vth

VOL VIL
VIL VIH Vi1 VOL VOH Vo2
 Contoh sistem bistable
VOH

Vi2=Vo1
Vi1 VO1 Stable
1
Vth

2 VOL Stable
Vo2 Vi2
VIL VIH Vo2=Vi1

A A
Vi2=Vo1

C Vi2=Vo1 C δ
δ
B B
Vo2=Vi1 Vo2=Vi1
Contoh sistem bistable

Dalam technologi CMOS

+Vdd
Vi1 VO1
1
VO1 Vi2

Vi1 Vo2
2
Vo2 Vi2
Contoh sistem bistable

Dalam technologi CMOS

RS flip-flop

Kita modifikasi dari rangkaian sebelumnya

+Vdd

Q
Q

S R
 RS flip-flop

prinsip :

+Vdd  2 input : S dan R

 2 output : Q dan Q

RS flip-flop dalam kondisi

Q
Q Set jika Q=1 dan Q=0

S R RS flip-flop dalam kondisi

Reset jika Q=0 dan Q=1
 RS flip-flop

Principe de fonctionnement :

+Vdd ZZ 2 Nmos paralel

I
QU
2Pmos seri

S
Q Q
Q Q

S R Q
Q
R
 RS flip-flop

Prinsip dasar :

S
Q input kontrol S dan R input
Q
langsung yang dipengaruhi aksi
Q langsung dari Q dan Q
Q
R

S = 0, R = 0 : Output gerbang NOR sama dengan

inverter dari output kedua

(hold) dari kondisi sebelumnya untuk output Q et Q

 RS flip-flop

Prinsip dasar :

S
Q
Q

Q
Q
R

S = 1, R = 0 : output Q diforce 1 dan output Q diforce

0

Flip-flop di « set » sama dengan kondisi sebelumnya

 RS Flip-flop

Prinsip dasar :

S
Q
Q

Q
Q
R

S = 0, R = 1 : output Q di force ke 0 dan output Q

di fore ke 1

Flip-flop kondisi « reset »

 RS flip-flop

S
Q
Q

Q
Q
R

S = 1, R = 1 : output Q di force ke 0 dan output Q

diforce ke 0

Tidak diperbolehkan
RS flip-flop

resume :
 RS flip-flop

Dilihat dari transistor :

+Vdd S R Qn Qn transistors

M6 M8 M1,M4, M2 block
0 0 0 1
M3 pass
M1,M3,M4 block
M7 0 0 1 0
M5 M2 pass
Q M1,M2 pass
1 0 1 0
Q M3, M4 block
M1,M2 block
0 1 0 1
M3, M4 pass
S M2 M3 R
M1 M4 M1,M4 pass
1 1 0 0
M2, M3 block
Sejarah memori

Calculus - Abaques - Bouliers …

Memori kuno
Sejarah memori

1950 : Mémoires à tores

sejarah
Un peu d’histoire

1956 : HD pertama (RAMAC dari IBM)

50 disk
Diameter 61 cm
5 Mb.
Elemen memori

Evolusi pasar

Source : 1999 Technology roadmap for Semiconductors

 Elemen memori

Classificasi

memori

memori R atau ROM Memori R/W atau RAM

ROM PROM SRAM DRAM

EEPROM EPROM