0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0 FLIP-FLOP
1
0
1
0
1
0
1
0
1
0
1
0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1
0 0 0 0 0 0 0 0 0 0 0 0 0 0
 Tujuan
Dengan melaksanakan praktikum ini diharapkan
mahasiswa dapat :
 Merancang dan mengamati kerja rangkaian
dasar Flip-Flop.
 Merangkai dan mengoperasikan :
 IC D-FF (7474)
 IC JK-FF (7476)
 Membuktikan tabel kebenaran masing-masing
Flip-Flop.
 FLIP-FLOP

• Flip-Flop adalah suatu elemen memori yang

paling banyak dipergunakan
• Flip-Flop merupakan rangkaian logika dengan
dua output, yang satu merupakan kebalikan dari
yang lainnya ( Q dan Q )
• Output Q disebut output FF Normal
• Output Q disebut output FF Inversi
 RS Flip-Flop
RS-FF dengan NAND Gate Tabel Kebenaran RS-FF
INPUT OUTPUT
S Q
R S Q Q
0 0 TERLARANG
1 0 1 0
1 1 1 0
R Q 0 1 0 1
1 1 0 1
1 1 MEMORY
Ket :
R Q Set : S=0 (Output Normal = 1)
Reset : R=0 (Output Normal = 0)
FF
Input aktif Low
S Q Q : Output Normal
Q : Output Inverse
 RS Flip-Flop
RS-FF dengan NOR Gate Tabel Kebenaran RS-FF
R INPUT OUTPUT
Q
R S Q Q
1 1 TERLARANG
0 1 1 0
0 0 1 0
S Q 1 0 0 1
0 0 0 1
0 0 MEMORY
Ket :
R Q Set : S=1 (Output Normal = 1)
Reset : R=1 (Output Normal = 0)
FF
Input aktif High
S Q Q : Output Normal
Q : Output Inverse
 D Flip-Flop
• D-FF (7474) Tabel Kebenaran D-FF
Preset/ INPUT OUTPUT
Set
Preset Clear Clock D Q Q
0 0 X X Terlarang
D Q 0 1 X X 1 0
CLK 1 0 X X 0 1
FF 1 1 0 0 1
Q 1 1 1 1 0

Ket :
Clear/ D : Input
Reset Preset & Clear : Aktif Rendah
Q : Output Normal
Q : Output Inverse
: Clock Positif going edge
 JK Flip-Flop
• JK-FF (7476) Tabel Kebenaran JK-FF
Preset/ INPUT OUTPUT
Set
Preset Clear Clock J K Q Q
0 0 X X X Terlarang
J Q 0 1 X X X 1 0
CLK 1 0 X X X 0 1
FF
1 1 0 0 Qn Qn
K Q 1 1 0 1 0 1
1 1 1 0 1 0
1 1 1 1 Qn Qn
Clear/
Ket :
Reset
J & K : Input
Preset & Clear : Aktif Rendah
Q : Output Normal
Q : Output Inverse
: Clock Negatif going edge
 DATA HASIL PERCOBAAN
Tabel 6.1. Identifikasi Kaki IC 7400
Gerbang
No Ke- Input 1 Input 2 Output
1
2
3
4

Tabel 6.2. RS-FF Input Aktif Rendah (NAND GATE)

INPUT OUTPUT
S R Q Q
0 0
0 1
1 1
1 0
1 1
 DATA HASIL PERCOBAAN
Tabel 6.3. Identifikasi Kaki IC 7402
Gerbang
No Ke- Input 1 Input 2 Output
1
2
3
4

Tabel 6.4. RS-FF Input Aktif Tinggi (NOR GATE)

INPUT OUTPUT
S R Q Q
1 1
1 0
0 0
0 1
0 0
 DATA HASIL PERCOBAAN

Tabel 6.5. Identifikasi Kaki IC 7474 D-FF

PRE
INPUT OUTPUT
No D Q
PRE CLR CLOCK D Q Q CLK

1 Q

2 CLR

Tabel 6.6. IC 7474 D-FF

INPUT OUTPUT

PRE CLR CLOCK D Q Q

0 0 X X

0 1 X X

1 0 X X

1 1 0

1 1 1
 DATA HASIL PERCOBAAN
Tabel 6.7. Identifikasi Kaki IC 7476 JK-FF
PRE
INPUT OUTPUT
No J Q
PRE CLR Clock J K Q Q CLK

1 K Q

2 CLR

Tabel 6.8. IC 7476 JK-FF

INPUT OUTPUT
PRE CLR CLOCK J K Q Q
0 0 X X X
0 1 X X X
1 0 X X X
1 1 0 0
1 1 0 1
1 1 0 0
1 1 1 1
1 1 1 0
1 1 0 0
1 1 1 1
 IC Flip-Flop
• IC 7474 D-FF • IC 7476 JK-FF

4 10 2 7

1PRE 2PRE 1PRE 2PRE

2 5 12 9 4 15 9 11
1D 1Q 2D 2Q 1J 1Q 2J 2Q
3 11 1 6
1CLK 2CLK 1CLK 2CLK
6 8 16 14 12 10
1Q 2Q 1K 1Q 2K 2Q
1CLR 2CLR 1CLR 2CLR

1 13 3 8
Finish