3.

2 Kegiatan Belajar 4: Fungsi Penyimpan

3.2.1 Tujuan Pembelajaran

Setelah selesai mempelajari materi ini, peserta didik dapat:

a. Menjelaskan bentuk-bentuk sinyal dalam teknik digital

b. Menjelaskan cara kerja multivibrator
c. Menjelaskan cara kerja RS-FF, JK-FF, D-FF dan JK-MS-FF
d. Menggambarkan diagram rangkaian multivibrator
e. Menggambar diagram rangkian RS-FF, JK-FF, D-FF dan JK-MS-FF
f. Membuat rangkaian pada papan peraga

3.2.2 Uraian Materi

FUNGSI PENYIMPAN

A. Rangkaian Penyimpan

Sebuah mesin harus diaktifkan dengan menekan sesaat tombol tekan S1

dan dimatikan dengan menekan sebentar tombol off S0. Pengaktifan tombol S1
sekalipun hanya sesaat tetapi akan tetap tersimpan atau terkunci (ada kontak
relai yang berperan sebagai pengunci). Rangkaian ini dikatakan memiliki fungsi
penyimpan.

Fungsi penyimpan (memori) aktif bila keadaan sinyal dari sinyal input dapat
terjadi sebentar dan terekam secara permanen dan direproduksi pada output.
 Input Output
S1 S0 A; Motor
0 0 1 jika S1 dioperasikan sebelumnya
0 jika S0 dioperasikan sebelumnya
0 1 0 mati/ulang
1 0 1 set/start
1 1 Tidak tentu

Gambar 2.16 Fungsi Penyimpan

Rangkaian penyimpan sinyal (input) disebut sebagai bi-stabil flip-flop

(=bistable dua keadaan yang stabil), atau flip-flop (FF).
A.1 Multivibrator Bistabil

Multivibrators bistable memiliki dua keadaan beralih stabil: keadaan set

O = 1 dan keadaan-reset O = 0. Kedua keadaan saling eksklusif. Jika flip-flop di-
set, sinyal set berikutnya tidak akan efektif. Hal yang sama berlaku untuk
keadaan reset. Sinyal "1" pada masukan set dan reset harus dihindari, karena
hasilnya tidak bisa diprediksi, ketika kedua input beralih dari "1" ke "0".

Jika kedua input S dan R terdapat sinyal "0", output dari flip-flop tetap tidak
berubah. Flip-flop dalam keadaan memori (menyimpan).

Gambar 2.17 Multivibrator Bistabil (RS-FF)

A.2 RS Flip-Flop dengan Dominan Set atau Reset

Dalam prakteknya, khususnya dalam teknologi PLC, blok memori yang
diperlukan yang mengambil tingkat output unik ketika masukan set dan reset
pada saat yang sama diberi sinyal "1". Pada dominan RESET, O = "0" jika S =
"1" dan R = "1". Pada dominan SET, O = "1" jika S = "1" dan R = "1".
A.3 Modul memori dengan kontrol input
Perangkat memori, terutama dalam teknologi komputer harus secara khusus
ditujukan. Hal ini dicapai dengan input tambahan, kontrol atau input pulsa
(denyut). Masukan pada pulsa ini, tergantung pada permintaan, informasi yang
diterapkan pada blok memori disimpan atau dinonaktifkan yaitu tidak disimpan.

Gambar 2.18 Jenis RS-Memori

A.4 D-Flip-Flop dengan Kontrol Dinamis

D-flip-flop menerima informasi pada output, selama sisi pulsa

(denyut/clock/T) positif (perubahan dari "0" ke "1") ada pada input D (D = delay).
Kontrol dinamis ditunjukkan oleh panah dalam simbol sirkuit. Angka 1 di simbol
menunjukkan ketergantungan denyut dan data masukan. Angka 1 di depan D
menunjukkan bahwa masukan ini tergantung pada masukan di mana salah satu
adalah dengan ejaan seperti di C1. Sebuah D-Flip-flop mampu menyimpan satu
bit. Ini adalah unit terkecil penyimpanan dari random access memory (RAM).
 Gambar 2.19 D-Flip-Flop

A.5 JK Flip-Flop

JK flip-flop adalah sebuah blok memori yang dikontrol secara dinamis

dengan masukan J untuk SET dan masukan K untuk RESET output O.
Sebagaimana terlihat dari grafik waktu yang ditunjukkan, sebuah logika "1" untuk
informasi input J dan K. Sinyal keluaran yang unik, jika J = K = 1, maka output
berganti flip-flop, yaitu, keadaan output berubah pada setiap sisi pulsa (T) positif.
Dengan kata lain, JK flip-flop beroperasi dalam mode toggle (beralih = switching
bolak-balik). JK flip-flop adalah memori yang dikontrol sisi pulsa dinamis.
 Gambar 2.20 JK Flip-Flop

B. JK Master-Slave Flip Flop (JK-MS-FF)

JK-MS-FF terdiri dari dua JK-Flip-Flop yang dikendalikan secara dinamis,
dihubungkan secara seri. Penyimpan informasi tersedia di input Master, informasi
yang tersimpan dikeluarkan melalui Slave. Sementara Master flip-flop
menyimpan informasi dengan sisi pulsa positif pada input J dan K, Slave flip-flop
terkunci. Hanya dengan sisi pulsa negatif Slave menerima informasi dari Master
dan mengirimkan ke output. Master-Slave flip-flop adalah flip-flop dengan
pengaktifan pada dua sisi. Dengan sisi pulsa naik, informasi tersedia pada
cache-Master, dengan sisi pulsa turun, Slave mengambil alih informasi cache
dan mengarahkan ke output. Oleh karena itu, JK-FF-MS dapat menyimpan dua
informasi yang berbeda, satu informasi di Master (buffer), dan informasi lain di
Slave (output memori).
 Gambar 2.21 JK-MS-Flip-Flop

C. JK Master Slave Flip-Flop dengan Input Statis

Input statis tidak tergantung dan terpengaruh oleh keadaan sinyal (keadaan
”1” atau keadaan ”0”) dari pulsa clock (T). Input kontrol tambahan S (Set) dan R
(Reset) dibandingkan dengan input dominan secara dinamis.

R=S=1 Input statis tidak efektif, JK-MS-FF

beroperasi tergantung denyut/pulsa.

S=0, R=1 Output JK-MS-FF diset ke "1", input

dinamis tidak efektif (biru vertikal pada
gambar dibawah).

S=1, R=0 Output JK-MS-FF diset ke "0", masukan

J dan K tidak efektif (merah vertikal pada
gambar dibawah).
 Dalam teknik IC, JK-flip-flop dan JK master-slave flip-flop digunakan untuk
membangun sistim counting.