LAPORAN PRAKTIKUM ELEKTRONIKA

MODUL EA-8

FIELD EFFECT TRANSISTOR (FET)

OLEH :

GABRIELA ANINDITA CHRISTY (NIM : 19/439626/TK/48356)

TANGGAL PRAKTIKUM : 27 NOVEMBER 2020

ASISTEN : MAULANA ISKAK (NIM : 17/413560/TK/46000)

LABORATORIUM SENSOR DAN SISTEM TELEKONTROL

DEPARTEMEN TEKNIK NUKLIR DAN TEKNIK FISIKA

FAKULTAS TEKNIK

UNIVERSITAS GADJAH MADA

YOGYAKARTA
I. TUJUAN
Memahami operasi fisis dari FET sebagai switch dalam rangkaian digital sederhana.
II. DATA HASIL PERCOBAAN
Tabel 1. Hasil Percobaan 1 : Mengukur Harga IDss dan VGS(off)
JFET IDss VGS(off)
2N3819 10 mA -0.99 V
2N3819 10 mA -0.99 V
2N3819 10 mA -0.99 V

Tabel 2. Hasil Percobaan 2 : JFET Analog Switch

JFET RDS Perhitungan vout Pengukuran vout
SI terbuka S1 tertutup SI terbuka SI tertutup
2N3819 100 Ω 10.9 mVp-p 120 mVp-p 8 mVp-p 119.7 mVp-p
2N3819 100 Ω 10.9 mVp-p 120 mVp-p 8 mVp-p 119.7 mVp-p
2N3819 100 Ω 10.9 mVp-p 120 mVp-p 8 mVp-p 119.7 mVp-p

Tabel 3. Mengukur VGS(TH) dan minimum VGS(ON)

MOSFET VGS(TH) Minimum VGS(ON)
IRF520 2.005 V 2.54 V
IRF520 2.005 V 2.54 V
IRF520 2.005 V 2.54 V

Tabel 4. Hasil Percobaan 4 : Gerbang AND

Masukan tegangan, Vdriver (Volt) Nilai tegangan VGS (Volt)
Q1 Q2
5 2.11 V 2.15 V
8 3.01 V 3.02 V
10 5V 5.01 V
12 7V 7.01 V
15 10 V 10 V

Kondisi Saklar Vout

Vdriver Vdriver 8 Vdriver 10 Vdriver 12 Vdriver 15
S1 S2
5V V V V V
Terbuka Terbuka 0V 0V 0V 0V 0V
Terbuka Tertutup 0V 0V 0V 0V 0V
Tertutup Terbuka 0V 0V 0V 0V 0V
Tertutup Tertutup 2.85 V 4.98 V 4.99 V 4.99 V 5V

Tabel 5. Hasil Percobaan 5 : Gerbang OR

Kondisi Saklar vout
S1 S2
Terbuka Terbuka 0V
Terbuka Tertutup 2.89 V
 Tertutup Terbuka 2.89 V
Tertutup Tertutup 2.92 V

III. PEMBAHASAN
a. Percobaan 1
Pada percobaan pertama dilakukan percobaan mengukur harga IDss dan VGS(off).
Percobaan ini dilakukan pada simulator Proteus. Arus drain dikendalikan oleh
masukan berupa tegangan gate-source (VGS). Pada saat VGS = 0, arus drain yang
mengalir adalah arus drain minimum (IDSS). Namun, jika VGS dibuat negatif, dioda
pada gate-drain ataupun gate-source terbias mundur dan hal ini akan menyebabkan
timbulnya daerah deplesi antara tipe p dan badan semikonduktor tipe n. Daerah
deplesi ini menyebabkan arus drain berkurang karena menghambat jalannya elektron
dari source ke drain.
Kondisi pinchoff adalah kondisi dimana elektron tidak dapat mengalir dari source
ke drain sehingga arus drain bernilai nol. VGS(off) adalah tegangan gate-source (VGS)
saat kondisi pinchoff terjadi. Pada percobaan yang telah dilakukan dengan JFET
2N3819, diperoleh nilai IDSS sebesar 10 mA dan VGS(off) sebesar -0.99 V. Pada
datasheet, transistor JFET 2N3819 mempunyai harga IDS minimum 2 mA dan
maksimum 20 mA sehingga harga IDSS yang diperoleh melalui percobaan ini sudah
sesuai dengan datasheet. Pada datasheet, transistor JFET 2N3819 mempunyai harga
VGS(off) maksimum sebesar -8 V sehingga nilai VGS(off) yang diperoleh melalui
percobaan ini sudah mendekati dengan nilai pada datasheet.

b. Percobaan 2
Pada percobaan kedua, dilakukan percobaan mengenai JFET analog switch.
Percobaan ini dilakukan melalui simulator Proteus. JFET merupakan komponen tiga
terminal, dimana salah satu terminal dapat mengontrol arus antara dua terminal
lainnya. Salah satu pemakaian dari JFET adalah switching. JFET sebagai switching
hanya menggunakan dua titik pada garis beban, yaitu putus dan jenuh. Jika JFET
putus, JFET akan terlihat seperti switch yang terbuka. Jika JFET jenuh, JFET akan
terlihat seperti switch yang tertutup. JFET sebagai analog switch dapat digunakan
sebagai saklar ON/OFF yang mengontrol daya listrik.
Percobaan kedua ini dilakukan dengan menggunakan JFET 2N3819. Dari
datasheet, JFET 2N3819 memiliki nilai RDS sebesar 100 Ω. Pada saat saklar terbuka,
diperoleh vout sebesar 8 mVp-p. Saat saklar tertutup, diperoleh vout sebesar 119.7
mVp-p. Efek mengubah kondisi saklar S1 adalah akan menghasilkan nilai vout yang
berbeda. Saat saklar tertutup maka vout yang dihasilkan akan lebih besar, karena saat
saklar tertutup akan terdapat arus yang mengalir. Dari percobaan yang telah dilakukan,
diperoleh hasil yang tidak berbeda jauh dengan hasil perhitungan dan dasar teori.

c. Percobaan 3
Pada percobaan ketiga dilakukan percobaan mengukur VGS(TH) dan minimum
VGS(ON). Percobaan ini dilakukan melalui simulator Proteus. Ketika tegangan gate
positif, hal ini akan menarik elektron pada semikonduktor tipe p ke atas untuk
berekombinasi dengan hole di dekat silicon dioxide. Bila tegangan positif gate cukup,
semua hole yang berada di dekat silicon dioxide akan terisi. Lapisan tipe n di dekat
silicon dioxide yang terbentuk dinamakan n-type inversion layer dan menjadi kanal
konduksi yang membuat elektron bebas mengalir dari source ke drain. Tegangan
ambang/threshold atau VGS(TH) merupakan VGS minimum yang bisa menciptakan
kanal konduksi tipe n dibawah silicon dioxide. Jika tegangan gate kurang dari VGS(TH)
maka arus drain bernilai nol. Semakin besar tegangan gate positif, maka akan
semakin lebar kanal konduksi yang terbentuk dan arus drain juga akan semakin besar.
Untuk aplikasi switching, MOSFET harus dibias pada daerah ohmic/saturasi. Untuk
membuat E-MOSFET pada hard saturation, tegangan gate pada VGS(ON) yang jauh
diatas VGS(TH). VGS(ON) adalah tegangan antara gate source saat arus drain mulai
konstan.
Percobaan ini dilakukan dengan menggunakan MOSFET IRF520. Setelah
dilakukan percobaan, diperoleh nilai VGS(TH) sebesar 2.005 V dan minimum VGS(ON)
sebesar 2.54 V. Berdasarkan datasheet, MOSFET IRF520 mempunyai harga VGS(TH)
antara 2 V sampai 4 V. Sehingga hasil dari percobaan yang telah dilakukan sudah
mendekati nilai pada datasheet.

d. Percobaan 4
Pada percobaan keempat dilakukan percobaan mengenai gerbang AND.
Percobaan ini dilakukan melalui simulator Proteus. Gerbang AND merupakan salah
satu gerbang logika yang memiliki dua input dan satu output. Gerbang AND akan
menghasilkan sebuah keluaran biner tergantung dari kondisi masukan dan fungsinya.
Gerbang AND memiliki prinsip jika salah satu atau lebih inputnya berada pada
keadaan logik 0, maka outputnya akan berada pada keadaan logik 0. Lalu jika semua
inputnya berlogik 1 maka outputnya akan berlogik 1.
Percobaan ini dilakukan dengan mendapatkan nilai Vdriver dengan memvariasikan
tegangan dengan nilai 5 V, 8 V, 10 V, 12 V, dan 15 V. Vdriver adalah tegangan yang
membuat rangkaian memiliki nilai VGS(ON) lebih besar dari minimal VGS(ON) untuk
membuat rangkaian berada pada kondisi hard saturation. Diperoleh nilai VGS saat
Vdriver 5 V adalah 2.11 V dan 2.15 V. Nilai VGS saat Vdriver 8 V adalah 3.01 V dan 3.02
V. Nilai VGS saat Vdriver 10 V adalah 5 V dan 5.01 V. Nilai VGS saat Vdriver 12 V adalah
7 V dan 7.01 V. Nilai VGS saat Vdriver 15 V adalah 10 V.
Lalu mencari nilai vout dengan memvariasikan kondisi saklar S1 dan S2 yang
divariasikan. Berdasarkan percobaan yang telah dilakukan, pada saat S1 dan S2
sama-sama terbuka, terbuka dan tertutup, serta tertutup dan terbuka maka akan
menghasilkan Vdriver bernilai 0 V. Namun, pada saat S1 dan S2 sama-sama tertutup
maka akan menghasilkan vout sesuai dengan besar variasi Vdriver, yaitu saat Vdriver 5 V
diperoleh vout = 2.85 V; saat Vdriver 8 V diperoleh vout = 4.98 V; saat Vdriver 10 V
diperoleh vout = 4.99 V; saat Vdriver 12 V diperoleh vout = 4.99 V; dan saat Vdriver 15 V
diperoleh vout = 5 V. Kondisi saklar S1 dan S2 yang diubah akan berpengaruh pada
vout yang dihasilkan. Pada percobaan ini, saklar S1 dan S2 harus pada keadaan
tertutup agar dapat menghasilkan atau memunculkan nilai vout atau vout tidak 0. Hasil
percobaan ini sudah sesuai dengan dasar teori.

e. Percobaan 5
Pada percobaan kelima dilakukan percobaan mengenai gerbang OR. Percobaan
ini dilakukan melalui simulator Proteus. Gerbang OR merupakan gerbang logika yang
memiliki dua saluran input dan sebuah saluran output. Gerbang OR akan berada pada
keadaan logik 0 hanya jika semua inputnya berada pada keadaan logik 0. Output akan
menghasilkan keluaran logik 1 bila salah satu masukannya bernilai logik 1.
Percobaan ini dilakukan untuk mendapatkan nilai vout dengan memvariasikan
keadaan saklar S1 dan S2. Pada saat S1 dan S2 sama-sama pada keadaan terbuka,
diperoleh vout 0 V. Pada saat S1 terbuka dan S2 tertutup, diperoleh vout sebesar 2.89 V.
Pada saat S1 tertutup dan S2 terbuka, diperoleh vout sebesar 2.89 V. Pada saat S1 dan
S2 sama-sama tertutup, diperoleh vout sebesar 2.92 V. Dari hasil percobaan ini dapat
dilihat bahwa kondisi saklar S1 dan S2 akan berpengaruh pada vout yang dihasilkan.
Untuk menghasilkan atau memunculkan nilai vout atau vout tidak 0, salah satu atau
kedua saklar pada rangkaian harus pada kondisi tertutup. Hasil percobaan ini sudah
sesuai dengan dasar teori.

IV. KESIMPULAN
Operasi fisis dari FET sebagai switch dalam rangkaian digital sederhana yaitu
saat FET dalam mode ohmic/saturasi, dimana ID yang mengalir dalam rangkaian
melebihi IDsat.

V. DAFTAR PUSTAKA
Malvino, Albert Paul.1995.Electronic Principles, Fifth Edition, McGraw-Hill.USA.

VI. LAMPIRAN
Penilaian peer to peer
Nama/NIM Nilai Bagian yang Dikerjakan
1. Ghozi Murtadho 93 Aktif berdiskusi
(18/428653/TK/47155)
2. Raden Roro Dita Putri 95 Menyiapkan room,
K (19/439634/TK/48364) merekam, share screen
(mendemonstrasikan
percobaan 2)
3. Michael Alfano 95 Share screen
Suprapto (mendemonstrasikan
(19/439632/TK/48362) percobaan 5), aktif
berdiskusi
4. Bimo Kananda B.S 93 Aktif berdiskusi
(19/439623/TK/48353)
5. Aqim Wajhiki Lillah 95 Aktif berdiskusi, share
(19/439621/TK/48351) screen
(mendemonstrasikan
percobaan 4)
6. Gilbert Eko Saputro 94 Aktif berdiskusi
(19/443618/TK/48814)
7. Aufa Nur Kamila 95 Aktif berdiskusi, share
(19/440244/TK/48571) screen
(mendemonstrasikan
percobaan 3)
8. Haidar Alghazian Abrar 93 Aktif berdiskusi
(19/439629/TK/48359)