1.

Buatlah skema Flip Flop D seperti yang ditunjukkan pada gambar dibawah ini dengan
menggunakan Quartus, kemudian SCREENSHOT HASIL SIMULASI, ISI TABEL KEBENARAN
DAN BERIKAN KESIMPULANNYA.

Lakukan simulasi rangkaian di file VWF atau simulation waveform editor dengan ketentuan
sebagai berikut:
● End time: 10us
● Grid size: 500ns
● Nilai Value ambil dari pilihan “Overwrite Clock”
√ Periode clk: 2us
√ Periode data: 500ns
√ semua offset = 0
√ Semua duty cycle = 50%

Isi tabel kebenaran berikut sesuai pengamatan yang dilakukan pada hasil simulasi:

Clk Data Q ~Q
0 0
0 1
0 0
0 1
1 0
1 1
1 0
1 1
0 0
0 1
0 0
 0 1
1 0
1 1
1 0
1 1
0 0
0 1

Kesimpulan:
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
.....................................................................................................................................................

2. Buatlah skema Flip Flop JK seperti yang ditunjukkan pada gambar dibawah ini dengan
menggunakan Quartus, kemudian SCREENSHOT HASIL SIMULASI, ISI TABEL KEBENARAN
DAN BERIKAN KESIMPULANNYA.

Lakukan simulasi rangkaian di file VWF atau simulation waveform editor dengan ketentuan
sebagai berikut:
● End time: 10us
● Grid size: 500ns
● Nilai Value ambil dari pilihan “Overwrite Clock”
√ Periode clk: 2us
√ Periode j: 500ns
√ Periode k: 2us
√ semua offset = 0
√ Semua duty cycle = 50%
Isi tabel kebenaran berikut sesuai pengamatan yang dilakukan pada hasil simulasi:

Clk J K Q ~Q
0 0 0
0 1 0
0 0 0
0 1 0
1 0 1
1 1 1
1 0 1
1 1 1
0 0 0
0 1 0
0 0 0
0 1 0
1 0 1
1 1 1
1 0 1
1 1 1
0 0 0
0 1 0

Kesimpulan:
......................................................................................................................................................
......................................................................................................................................................
......................................................................................................................................................
.....................................................................................................................................................