PERCOBAAN 3
KARNAUGH MAP
KELAS / KELOMPOK : TT 2A / 05
TANGGAL PELAKSANAAN PRAKTIKUM : 26 APRIL 2021
TANGGAL PENYERAHAN LAPORAN : 23 MEI 2021
i
PERCOBAAN 3
KARNAUGH MAP
1. TUJUAN:
• Memahami pengunaan Karnaugh Map sebagai salah satu cara untu
k memanipulasi dan menyederhanakan fungsi aljabar Boolean.
• Membuktikan kebenaran penyederhanaan Karnaugh Map.
2. DASAR TEORI
Karnaugh Map (K-MAP) sesuai dengan nama penemunya adalah metode untuk
menyederhanakan rangkaian logika. K-Map mirip dengan tabel kebenaran yang
menampilkan output dari persamaan boolean untuk tiap kemungkinan kombinasi
variabel output dalam bentuk sel.
Karnaugh Map merupakan sekumpulan kotak-kotak yang diberi nama sedemikian
rupa berdasarkan nama variabelnya dan diletakkan sedemikian rupa pula sehingga
dapat mengeliminasi beberapa tabel jika kotak itu digabung. Jumlah kotak tergantung
banyaknya variabel input. Jika ada sebanyak n input maka ada 2n kombinasi input,
maka sebanyak itu pula kotak yang dibutuhkan.
Untuk 2 variabel input akan ada sebanyak 22 = 4 kombinasi input, maka banyaknya
kotak yang dibutuhkan adalah 4 kotak. Keempat kotak itu diatur sebagai berikut :
A
B 0 1
0 0 1
1 2 3
Untuk 3 variabel input akan ada sebanyak 23 = 8 kombinasi input, maka banyaknya
kotak yang dibutuhkan adalah 8 kotak. Kedelapan kotak itu diatur (ada 2 cara) sebagai
berikut :
1
A
BA CB 0 1
C 00 01 11 10 00 0 1
0 1 3 2
0 01 2 3
4 5 6 7
1 11 6 7
4 5
10
Untuk 4 variabel input akan ada sebanyak 24 = 16 kombinasi input, maka banyaknya
kotak yang dibutuhkan adalah 16 kotak. Keenam-belas kotak itu diatur sebagai
berikut
:
BA
DC 00 01 11 10
00 0 1 3 2
01 4 5 6 7
11 12 13 15 14
10 8 9 11 10
Karnaugh Map juga dapat dipergunakan untuk lima atau enam variabel. Metode
Karnaugh Map hanya cocok digunakan jika fungsi Boolean mempunyai jumlah
variabel paling banyak 6 buah. Jika jumlah variabel yang terlibat pada suatu fungsi
Boolean lebih dari 6 buah maka penggunaan Karnaugh Map menjadi semakin rumit,
sebab ukuran peta bertambah besar.
2
Pengelompokkan Karnaugh Map
Contoh
Tentukan persamaan logika untuk output Y dari tabel kebenaran dibawah
dengan metoda K-MAP
Tabel Kebenaran :
Inpu Outpu
t t
C B A Y
0 0 0 0
0 0 1 0 Dapat disederhanakan dengan Karnagh Map
0 1 0 0 menjadi :
0 1 1 1
1 0 0 0 Y = BA + CA + CB
1 0 1 1
1 1 0 1
1 1 1 1
Y = 𝐶̅ 𝐵𝐴 + 𝐶𝐵̅ 𝐴 + 𝐶𝐵𝐴̅ + 𝐶𝐵𝐴
3
3 ALAT – ALAT YANG DIPERGUNAKAN
NO Alat-alat dan komponen Jumlah
1 IC 7400 (Quad 2 Input NAND Gate) 1
IC 7402 (Quad 2 Input NOR Gate) 1
IC 7404 (Hex Inveter) 1
IC 7408 (Quad 2 Input AND Gate) 1
IC 7411 (Triple 3 Input AND Gate) 1
IC 7432 (Quad 2 Input OR Gate) 1
IC 7486 (Quad 2 Input EX-OR Gate) 1
2 Power Supply DC 1
3 Multimeter 1
4 Logic Probe 1
5 Resistor 220 Ω 1
6 LED 1
7 Potensiometer 1
8 Protoboard 1
9 Kabel-kabel penghubung Secukupnya
4. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :
1. Lihat data sheet untuk masing-masing IC yang dipergunakan, catat kaki-
kaki input, output serta kaki Vcc dan Ground.
2. Atur tegangan power supply sebesar 5 Volt.
3. Buat rangkaian seperti gambar 4.1.
U6 U1A
1
Key = Space U4A XMM1
7408N
Gambar 4.1.
4. Berikan logik 0 dan/atau logik 1 pada masing-masing input A, B dan C sesuai
tabel 6.1, Amati LED dan ukur tegangan pada output Y, catat hasilnya pada tabel
6.1.
5. Ulangi langkah 4 untuk gambar 4.2, catat hasilnya pada tabel 6.2.
4
U1 U4A
1 U7A
Key = Space U10A
74LS04D
74LS11D
U8A 74LS32D
U2 U5A
1 74LS11D
Key = Space 74LS04D U11A
U9A XMM1
74LS32D
74LS11D
U3 U6A
1 U12A
Key = Space 74LS04D
U7B
74LS32D R1
220Ω
74LS11D
LED1
Gambar 4.2
6. Buatlah Karnaugh Map untuk tabel kebenaran dibawah ini dan tuliskan
persamaan logika Y serta buatlah rangkaian logikanya,!
7. Berikan logik 0 dan/atau logik 1 pada masing-masing input D, C, B dan A
sesuai tabel 6.3, Amati LED dan ukur tegangan pada output Y, catat
hasilnya pada tabel 6.3.
5
Tabel Kebenaran
BA
Inp Outp DC 00 01 11 10
ut ut
00
D C B A Y
0 0 0 0 1 01
0 0 0 1 0 11
0 0 1 0 1 10
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 1
Jawab :
1. - Pada tabel 6.1, 6.2, 6.3 persamaan terdapat pada ketika semua input 1
maka output akan berlogic 1.
- Rangkaian pada tabel 6,1 dan 6.2 memiliki rangkaian dengan
menggunakan gerbang logika lebih sedikit (rangkaian lebih
sederhana) sedangkan rangkaian pada tabel 6.3 menggunakan
gerbang logika yang lebih banyak.
6
2. DC/BA
00 0 0 1 0
01 1 0 0 1
11 0 1 0 0
10 1 0 1 0
U12B
U8 U4D U18C
1
Key = Space 7408N
7404N 7408N
LED1
3.
INPUT OUTPUT
C B A Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
7
U1 U4A
U6A XMM1
0
Key = Space 74LS04D
74LS08D U8A
U2 U5A 74LS32D R1
0 220Ω
Key = Space 74LS04D
U7A
LED1
U3 74LS10D
0
Key = Space
8
6. DATA HASIL PERCOBAAN
Tabel 6.1.
Input Output
C B A Y (Volt)
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 1 5V
1 0 0 0 0
1 0 1 1 5V
1 1 0 0 0
1 1 1 1 5V
CB A0 1
00 Y= 𝐶̅ 𝐵𝐴 + 𝐶𝐵̅ 𝐴 − 𝐶𝐵𝐴
0 0
01 0 1 Y= CA + BA
11 0 1 =A(B+C)
0 1
01
9
Tabel 6.2.
Input Output
C B A Y (Volt)
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 1 5V
1 0 0 0 0
1 0 1 1 5V
1 1 0 1 5V
1 1 1 1 5V
CB A0 1
00 0 0
Y= 𝐵𝐴 + 𝐶𝐵 + 𝐶𝐴
01 0 1
Y= B ( A + C ) + C ( A + B )
11 1 1
01 0 1
10
Tabel 6.3.
Input Output
(Volt
D C B A Y )
0 0 0 0 1 5V
0 0 0 1 0 0
0 0 1 0 1 5V
0 0 1 1 0 0
0 1 0 0 0 0
0 1 0 1 0 0
0 1 1 0 0 0
0 1 1 1 1 5V
1 0 0 0 1 5V
1 0 0 1 0 0
1 0 1 0 1 5V
1 0 1 1 0 0
1 1 0 0 0 0
1 1 0 1 0 0
1 1 1 0 1 5V
1 1 1 1 1 5V
11
DC BA 00 01 11 10
00 1 0 0 1
Y= 𝐶𝐵𝐴 + 𝐶̅ 𝐴̅ + 𝐷𝐶𝐵
01 0 0 1 0
Y= 𝐶 . 𝐵 ( 𝐴 + 𝐵 ) + 𝐶̅ . 𝐴̅
11 0 0 1 1
01 1 0 0 1
XMM1
C U6A
1
Key = Space U6B
B U7B
74LS08D
1
Key = Space 74LS08D R1
74LS32D
220Ω
U7A
A
1
Key = Space 74LS32D LED1
D
1
Key = Space
U5A
74LS00D
12
13
14
7. ANALISA DAN PEMBAHASAN
15
8. KESIMPULAN
16
DAFTAR PUSTAKA
17