LAPORAN PRAKTIKUM

TEKNIK DIGITAL
MODUL I : RANGKAIAN GERBANG LOGIKA

DISUSUN OLEH :
Arinda Nuraini
(20101110)

Praktikum Tanggal : 19 Oktober 2021

Asisten Praktikum :
Dimas Aqil Nurfauzi (18101045)
Yulia Vironica (18101071)
Natasya Nur Khalika (18101096)

LABORATORIUM TEKNIK ELEKTRONIKA DAN TEKNIK DIGITAL

FAKULTAS TEKNIK TELEKOMUNIKASI DAN ELEKTRO (FTTE)
INSTITUT TEKNOLOGI TELKOM
JL. D.I. PANJAITAN 128 PURWOKERTO
2021
 MODUL 1
RANGKAIAN GERBANG LOGIKA

I. Dasar Teori
Gerbang logika adalah blok bangunan dasar untuk membentuk rangkaian
elektronika digital, yang digambarkan dengan simbol-simbol tertentu yang
telah ditetapkan. Gerbang logika memiliki satu terminal keluaran dan satu
atau lebih terminal masukan. Keluarannya akan bernilai tinggi (1) atau rendah
(0) tergantung pada level digital di terminal masukkan [1].
a. Gerbang AND
Gerbang AND merupakan gerbang logika yang memiliki dua
masukkan atau lebih dan memiliki satu keluaran. Gerbang AND akan
menghasilkan keluran tinggi (1) bila semua masukkan diberi logika
tinggi (1) dan akan menghasilkan keluaran rendah (0) bila salah satu atau
kedua masukkan diberi logika rendah (0) [2].

Gambar 1.1.1 Simbol dan Tabel Kebenaran Gerbang AND

b. Gerbang OR
Gerbang OR merupakan gerbang logika yang memiliki dua masukkan
atau lebih dan memiliki satu keluaran. Gerbang OR digunakan untuk
menghasilkan logika 0 jika semua masukan berlogika 0, jika tidak maka
output yang dihasilkan akan berlogika 1 [3].

Gambar 1.1.2 Simbol dan Tabel Kebenaran Gerbang OR

c. Gerbang NOT
Gerbang NOT digunakan untuk menghasilkan logika yang kebalikan
dari inputnya [3].

Gambar 1.1.3 Simbol dan Tabel Kebenaran Gerbang NOT

d. Gerbang NAND
Gerbang NAND merupakan gerbang AND yang outputnya gerbang
NOT digunakan untuk menghasilkan logika 0 jika semua masukan
berlogika 1, jika tidak maka output yang dihasilkan akan berlogika 1 [4].

Gambar 1.1.4 Simbol dan Tabel Kebenaran Gerbang NAND

e. Gerbang NOR
Gerbang NOR merupakan gerbang OR yang outputnya ditambah
dengan gerbang NOT digunakan untuk menghasilkan logika 1 jika semua
masukan berlogika 1, jika tidak maka output yang dihasilkan akan
berlogika 0 [4].

Gambar 1.1.5 Simbol dan Tabel Kebenaran Gerbang NOR

f. Gerbang Ekslusif-OR (X-OR)
Gerbang ekslusif-OR atau X-OR merupakan gerbang logika yang
memiliki dan masukkan atau lebih dan memiliki satu keluaran. Gerbang
X-OR akan menghasilkan keluaran tinggi (1) apabila hanya salah satu
dari masukkan adalah tinggi (1) dan akan menghasilkan keluaran rendah
 (0) apabila semua masukkannya sama (semua masukkan diberi logika
rendah (0) atau logika tinggi (1)) [2].

Gambar 1.1.6 Simbol dan Tabel Kebenaran Gerbang X-OR

g. Gerbang X-NOR
Gerbang X-NOR ini memerlukan dua input untuk menghasilkan satu
output. Jika, input berbeda (misalkan: input A=1, input B=0) maka output
yang dihasilkan adalah bilangan biner 0. Sedangkan jika input adalah
sama maka akan menghasilkan output dengan bilangan biner 1.

Gambar 1.1.7 Simbol dan Tabel Kebenaran Gerbang X-NOR

Karnaugh Map atau K-Map adalah suatu teknik penyederhanaan fungsi

logika dengan cara pemetaan. K-Map terdiri dari kotak-kotak yang jumlahnya
terdiri dari jumlah variable dan fungsi logika atau jumlah inputtan dari
rangkaian logika yang sedang di hitung [5].

Gambar 1.1.8 Tabel Kebenaran Karnaugh Map

II. Hasil Data
A. Lembar Data Gerbang AND dan NAND 4 masukan

Gambar 1.2.9 Rangkaian Gerbang AND dan NAND

Tabel 1.2.1 Tabel Kebenaran Gerbang AND dan NAND

INPUT OUTPUT
D C B A Y 𝑌̅
0 0 0 0 0 1
0 0 0 1 0 1
0 0 1 0 0 1
0 0 1 1 0 1
0 1 0 0 0 1
0 1 0 1 0 1
0 1 1 0 0 1
0 1 1 1 0 1
1 0 0 0 0 1
1 0 0 1 0 1
1 0 1 0 0 1
1 0 1 1 0 1
1 1 0 0 0 1
1 1 0 1
0 1
1 1 1 0
0 1
1 1 1 1
1 0
B. Lembar Data Gerbang OR dan NOR 4 masukan

Gambar 1.2.10 Rangkaian Gerbang OR dan NOR

Tabel 1.2.2 Tabel Kebenaran Gerbang OR dan NOR

INPUT OUTPUT
D C B A Y 𝑌̅
0 0 0 0 0 1
0 0 0 1 1 0
0 0 1 0 1 0
0 0 1 1 1 0
0 1 0 0 1 0
0 1 0 1 1 0
0 1 1 0 1 0
0 1 1 1 1 0
1 0 0 0 1 0
1 0 0 1 1 0
1 0 1 0 1 0
1 0 1 1 1 0
1 1 0 0 1 0
1 1 0 1
1 0
1 1 1 0
1 0
1 1 1 1
1 0
C. Lembar Data Persamaan Rangkaian Aljabar Boole

Gambar 1.2.11 Persamaan Rangkaian Aljabar Boole

Tabel 1.2.3 Tabel Kebenaran Persamaan Rangkaian Aljabar Boole

C B A Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 0

D. Lembar Data Persamaan Aljabar Boole dari rangkaian Half Adder

Gambar 1.2.12 Persamaan Aljabar Boole dari rangkaian Half Adder

 Tabel 1.2.4 Tabel Kebenaran Persamaan Aljabar Boole dari
Rangkaian Half Adder
Y X Sum Carry
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

E. Lembar Data IC 7400 (NAND 2 input)

# Gerbang OR

Gambar 1.2.13 Rangkaian Gerbang OR

Tabel 1.2.5 Tabel Kebenaran Gerbang OR

B A Y
0 0 0
0 1 0
1 0 0
1 1 1
# Gerbang EX-OR (Exclusive OR)

Gambar 1.2.14 Rangkaian Gerbang EX-OR (Exclusive OR)

Tabel 1.2.6 Tabel Kebenaran Gerbang EX-OR (Exclusive OR)

B A Y
0 0 0
0 1 0
1 0 0
1 1 1
III. Analisis dan Pembahasan
Pada lembar data 1, yaitu tabel kebenaran untuk rangkaian gerbang AND
dan NAND dengan menggunakan inputtan 4, komponen pada rangkaian ini
menggunakan gerbang logika AND dan NOT. Dapat dilihat bahwa pada saat
inputtan D=0,C=0,B=0 dan A=0 maka outputnya pada Y bernilai 0 dan pada
𝑌̅ bernilai 1. Ketika pada salah satu dari D,C,B,A sama dengan 0 maka output
Y nya masih 0 dan 𝑌̅ bernilai 1, dan ketika inputtan pada D,C,B,A semua
sama dengan 1 maka output Y nya bernilai 1 dan 𝑌̅ nya bernilai 0. Hasil ini
sesuai dengan kaidah bahwa gerbang logika AND yaitu “Jika semua inputnya
benilai high (1), maka outputnya akan bernilai high (1) dan jika salah satu
atau semua inputnya bernilai Low (0), maka outputnya adalah Low (0)”.
Dan juga rangkain AND (perkalian) dapat dinyatakan dengan persamaan
output = A*B. Dalam gerbang logika AND, untuk menghasilkan sinyal output
tinggi maka semua sinyal input harus bernilai tinggi.
Pada lembar data 2, yaitu tabel kebenaran untuk rangkaian gerbang OR
dan NOR dengan menggunakan inputtan 4, komponen pada rangkaiannya
menggunakan gerbang logika OR dan NOT. Bisa dilihat bahwa saat semua
inputtan nya bernilai 0, maka output Y nya bernilai 0 dan 𝑌̅ nya bernilai 1.
Ketika semua inputnya bernilai 1 atau salah satunya bernilai 1 maka
outputnya akan bernilai 1. Ini sesuai dengan kaidah bahwa “Gerbang OR akan
memberikan sinyal keluaran tinggi (1) jika salah satu atau semua sinyal
masukkan bernilai tinggi, sehingga dapat dikatakan bahwa gerbang OR hanya
memiliki sinyal keluaran rendah (0) jika semua sinyal masukkan bernilai
rendah”.
Gerbang logika NOR merupakan kombinasi dari gerbang OR dengan
gerbang NOT dimana output gerbang OR dihubungkan ke saluran input dari
gerbang NOT. Karena output dari gerbang OR di “NOT” kan maka prinsip
kerja dari NOR merupakan kebalikan dari gerbang OR. Outputnya merupakan
komplemen atau kebalikan gerbang OR, yakni memberikan keadaan level
logika 0 pada outputnya jika salah satu atau lebih inputnya berlogika 1.
 Pada lembar data 3, yaitu tabel kebenaran untuk persamaan rangkaian
aljabar boole dengan menggunakan 3 inputtan , komponen pada rangkaian
nya menggunakan gerbang logika NOT, AND dan OR. Dapat dilihat pada saat
semua inputtan bernilai 0, maka akan menghasilkan output bernilai 0, begitu
juga jika semua inputnya bernilai 1 maka akan menghasilkan output bernilai
1. Ketika input di A=1, maka akan menghasilkan output 1, dari tabel di atas
bisa dilihat bahwa jika ingin menghasilkan outputnya bernilai 1 maka harus
menginputkan nilai 1 pada A.
Pada lembar data 4, yaitu tabel kebenaran untuk persamaan aljabar boole
dari rangkaian half adder dengan menggunakan 2 inputtan, komponen yang
di gunakan pada rangkaiannya adalah gerbang logika OR, AND dan NOT dan
juga menggunakan Sum dan Carry. Bisa dilihat pada saat kedua inputtan
bernilai 0, maka output yang dihasilkan pada Sum dan Carry nya akan
bernilai 0. Ketika salah satu inputnya bernilai 1, makaakan menghasilkan
output pada Sum akan bernilai 1 dan Carry nya akan bernilai 0. Dan pada
saat kedua inputtan nya bernilai 1, maka akan menghasilkan output pada Sum
bernilai 0 dan pada Carry bernilai 1.
Pada lembar data terakhir, yaitu menggunakan IC 7400 (NAND 2 input).
IC 7400 bersifat NAND, gerbang logika NAND merupakan kombinasi dari
gerbang AND dengan gerbang NOT dimana output gerbang AND
dihubungkan kesaluran masukkan dari gerbang NOT. Karena output dari
gerbang AND di “NOT” kan maka prinsip kerja dari IC 7400 atau gerbang
NAND merupakan dari gerbang AND. Outputnya merupakan komplemen atau
kebalikan dari gerbang AND, yakni memberikan keadaan level logika 0 pada
outputnya jika dan hanya jika keadaan semua inputnya berlogika 1. Pada
percobaan ini data nya di bagi menjadi 2 yaitu gerbang OR dan gerbang EX-
OR. Untuk gerbang OR dan gerbang EX-OR pada tabel kebenaran yang
hasilkan bernilai sama, dapat dlihat pada tabel kebenaran nya saat kedua
inputtan bernilai logika 1, maka akan menghasilkan output yang bernilai
logika 1. Ketika kedua inputtan atau salah satu nya bernilai logika 0, maka
akan menghasilkan output yang bernilai logika 0.
IV. Kesimpulan dan Saran
A. Kesimpulan
1. Rangkaian gerbang logika memiliki 1 atau lebih terminal masukkan
dan 1 terminal keluaran.
2. Cara paling sederhana untuk menyederhanakan persamaan aljabar
boole dengan menggunkan metode Karnaugh Map.
3. Gerbang logika NOT dikenal juga dengan inventer karena output
logikanya adalah pembalik dari nilai input nya.
B. Saran
1. Sebaiknya praktikan sebelum malakukan praktikum telah
mempelajari materi yang ada pada modul.
2. Semua peserta praktikum harus mengkondisikan jaringan sebelum
praktikum di mulai.
3. Praktikan harus lebih aktif menjawab petanyaan pada saat praktikum
berlangsung agar mendapat nilai keaktifan.
V. Daftar Pustaka
[1] I. W. W. N., Teknik Digital, Jakarta: Erlangga, 2006.
[2] T. E. DESTIYANI, "PENGUJI KEBENARAN GERBANG LOGIKA
AND,OR,X-OR,DEKODER 3-KE-8 DAN DEKODER BCD-KE-
SEVEN-SEGMEN UNTUK PAPAN UNTAI DIGITAL," 12 Juli 2012.
[Online]. Available: https://repository.usd.ac.id. [Accessed 23 Oktober
2021].
[3] F. Kurniawan, Sistem Digital Konsep & Aplikasi, Yogyakarta: Gava
Media, 2005.
[4] I. P. Helmi Fauzi Siregar, "JURNAL TEKNOLOGI INFORMASI,"
PROTOYPE GERBANG LOGIKA ( AND, OR, NOT, NAND, NOR ) PADA
LABORATORIUM ELEKTRONIKA STMIK ROYAL KISARAN , vol. 1, p.
7, 2017.
[5] M. H. Widianto, Metode K-Maps, 23 Desember 2019.
VI. Lampiran

Gambar 1.6.1 Rangkaian Tugas Kombinasi Logika

Tabel 1.6.1 Tabel Kebenaran Kombinasi Logika Tugas 1

C B A Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1

Tabel 1.6.2 Karnough Map kombinasi Logika

A’B’ A’B AB AB’
C’ 1
C 1 1

Persamaan Aljabar Boolean :

𝑌 = (𝐴. 𝐵̅ . 𝐶) + (𝐴. 𝐵. 𝐶̅ ) + (𝐴. 𝐵. 𝐶)
𝑌 = 𝐴𝐵 ′ 𝐶 + 𝐴𝐵
Analisis dan Pembahasan :
Pada tugas modul 1 ini, yaitu kombinasi logika dengan mengunakan 3
inputtan. Saya membuat rangkaian berdasarkan tabel kebenaran yang ada.
Komponen pada rangkaian ini menggunakan AND, NOT dan OR. Bisa dilihat
saat inputnya di A dan B bernilai logika 1, maka akan menghasilkan output
yang bernilai 1. Ketika input nilai 1 hanya di A atau bukan di A, maka
hasilnya akan bernilai 0. Jadi, dari tabel kebenaran diatas bisa disimpulkan
bahwa jika ingin menghasilkan output bernilai 1 maka harus menginputkan
logika 1 pada A dan salah satu dari keduanya atau bisa menginputkan 1 pada
ketiganya. Tugas ini juga membuat persamaan aljabar boole dari tabel
kebenaran tersebut menggunakan metode karnaugh map. Untuk mencari
persamaan nya membutuhkan nilai inputtan yang bernilai logika 1, kemudian
nilai logika tersebut di masukkan ke tabel kebenaran K-Map.