Tanggal Pengumpulan :
RANGKAIAN COUNTER
ASISTEN LABORATORIUM:
Abdul Fatah Dendi 1306618010
Yolanda Natasya M S 1306618036
Asynchronous Counter
Pada asynchronous counter, flip-flop disusun secara seri. Untuk pemicual flip-
flop, minimal ada satu flip-flop yang clock-nya dipicu oleh keluaran flip-flop lain atau
clock-nya berasal dari sumber yang berbeda. Rangkaian dari asynchronous counter
ditunjukkan oleh gambar sebagai berikut. [CITATION Pra \l 1033 ]
IC 7473
Counter maju serempak akan mencacah secara serempak
dengan menggunakan IC 7473 serta IC gerbang AND yaitu: IC7408. IC 7473 adalah
IC yang terbuat dari dua buah JK flip-flop yang mempunyai masukan J, K, Clear dan
Clock. IC ini akan bekerja sesuai dengan tipe JK bila masukan J dan K serta Clear
sama-sama tinggi dan dipicu oleh pulsa generator (gelombang pulsa) dan keluarannya
akan mencacah dari tinggi ke rendah atau dari rendah ke tinggi. Gambar IC 7473
dapat dilihat sebagai berikut. [ CITATION Ami19 \l 1033 ]
Asynchronous Up Counter
Asynchronous Up Counter adalah sebuah Counter yang menghitung dari angka
yang kecil ke angka yang lebih besar. Contohnya menghitung maju dari angka 1 ke
angka 10. Apabila digunakan 4 buah flip-flop maka angka paling besar yang dapat
dihitung oleh rangkaian adalah sampai 15. Hal ini dikarenakan angka 15 memiliki
bentuk biner 1111. Dengan kata lain, jumlah flip-flop mewakili bit-bit biner yang akan
dihitungnya.
Synchronous Up Counter
Synchronous Up Counter adlaah counter sinkron yang menghitung maju dari
angka terkecil hingga angka terbesar. Jumlah flip-flop mempengaruhi jumalh bit biner
yang akan dihitung. Sama seperti Asynchronous Counter pada bahasan sebelumnya.
C. Langkah Kerja
1. Percobaan I (Pencacah tak sinkron)
a. Pencacah Maju Tak Sinkron Modulo 4 (free running)
1) Memperhatikan secara saksama rangkaian dalam IC SN 7473, sehingga
dapat menguasai dengan benar fungsi tiap kakinya.
2) Merangkai rangkaian seperti pada gambar berikut.
Daftar Pustaka
Ali, M., & Nugraha, A. C. (2018). Teknik Digital Teori dan Aplikasi. Yogyakarta:
UNY Press.
Amin, A. (2019). RANCANG BANGUN MODULDIGITAL TRAINER COUNTER
MAJU SEREMPAK DAN SEVEN SEGMENT. Sigmata: Jurnal Manajemen
dan Informatika, 7(1), 18-20.
Prasetio, B. H., Maulana, R., & Syauqy, D. (2017). Desain Sistem Digital
Menggunakan FPGA dan VHDL: Teori dan Aplikasi. Malang: UB Press.