See discussions, stats, and author profiles for this publication at: https://www.researchgate.

net/publication/337170745

Syarqie Arfanda Saputra 20170120133

Article · November 2019

CITATIONS READS
0 2,353

1 author:

Syarqie Arfanda Saputra

Universitas Muhammadiyah Yogyakarta
1 PUBLICATION   0 CITATIONS   

SEE PROFILE

All content following this page was uploaded by Syarqie Arfanda Saputra on 11 November 2019.

The user has requested enhancement of the downloaded file.

Syarqie Arfanda Saputra
20170120133

Literature Penerapan Rangkaian Pencacah Digital

Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit secara semi
permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.
Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan
dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
JK flip-flop atau sering ditulis dengan simbol JK – FF merupakan pengembangan dari RS flip-flop. JK flip-
flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun
pencacah turun (down counter).
Counter ( rangkaian logika sekuensial yang dibentuk dari flip-flop. Mencacah dapat diartikan
menghitung, hampir semua system logika menerapkan pencacah. Komputer digit menerapkan pencacah
guna mengemudikan urutan dan pelaksanaan langkah-langkah dalam program. Fungsi dasar pencacah
adalah untuk “mengingat” berapa banyak pulsa detak yang telah dimasukkan kepada masukan, sehingga
pengertian paling dasar pencacah adalah system memori.

A. Prinsip dasar pencacah

Dalam Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial
yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter
digunakan untuk berbagai operasi aritmatika, pembagi frekuensi, penghitung jarak (odometer),
penghitung kecepatan (spedometer), yang pengembangannya digunakan luas dalam aplikasi
perhitungan pada instrumen ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan
sebagainya .
Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa dengan
menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung sesuai rancangan. Dalam
perancangannya counter dapat tersusun atas semua jenis flip-flop, tergantung karakteristik
masing-masing flip-flop tersebut.
B. Pencacah Sinkron (Syncronous Counter)

Pencacah sinkron dinamai juga pencacah jajar. Masukkan untuk denyut – denyut sulut
(triager pulses) yang juga disebut denyut – denyut lonceng yang dikendalikan secara serempak.
Syncronous counter memiliki pemicuan dari sumber clock yang sama dan susunan flip-flopnya
adalah paralel. Dalam Syncronous counter ini sendiri terdapat perbedaan penempatan atau
manipulasi gerbang dasarnya yang menyebabkan perbadaan waktu tunda yang di sebut carry
propagation delay.
Penerapan counter dalam aplikasinya adalah berupa chip IC baik IC TTL, maupun
CMOS, antara lain adalah: (TTL) 7490, 7493, 74190, 74191, 74192, 74193, (CMOS)
4017,4029,4042,dan lain-lain.
Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari
Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan
tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.
Tabel Kebenaran untuk Up Counter dan Down Counter Sinkron 3 bit :

Gambar rangkaian Up Counter Sinkron 3 bit

Gambar rangkaian Down Counter Sinkron 3bit

Rangkaian Up/Down Counter Sinkron

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter.
Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal
sebagai control yang menentukan saat menghitung Up atau Down. Pada gambar 4.4 ditunjukkan
rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL bernilai ‘1’ maka Counter akan
menghitung naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan menghitung turun
(DOWN).

Gambar rangkaian Up/Down Counter Sinkron 3 bit :

C. Pencacah Asinkron (Asynchronous Counter)

Pencacah asinkron yaitu pencacah yang disebut juga ripple trough counter atau serial
counter karena masing – masing flip flop yang digunakan akan berguling (berubah kondisi dari 0
ke 1) atau sebaliknya. Secara berurutan atau langkah demi langkah hal ini disebabkan karena
hanya flip flop yang paling ujung saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal
untuk flip flop yang lainya diambil dari masing – masing flip flop sebelumnya.
 Rangkaian asinkron counter terbagi 3, yaitu:
1. Counter up asinkron
2. Counter down asinkron
3. Counter up/down asinkron

Perbedaan pencacah sinkron dengan asinkron

1. Pencacah sinkron (Serempak)
a. Masukan untuk denyut lonceng/clock dikembalikan secara serempak.
b. Waktu penundaan counter adalah sama dengan penundaan satu flip-flop
c. Memerlukan sirkit clock yang berdaya tinggi, sebab sirkit lonceng/clock tersebut harus
menggerakkan semua flip-flop secara serentak.
d. Sering juga dinamakan pancacah jajar/paralel.

2. Pencacah Asinkron (tak serempak)

a. Masukan untuk denut lonceng/clock dikembalikan secara tak serempak atautak berurutan.
b. Waktu penundaan counter adalah waktu semua penundaan flip-flop dijumlahkan.
c. Memerlukan sirkit clock yang berdaya rendah, sebab hanya flip-flop yang paling awal
saja yang dikendalikan oleh flip-flop
d. Sering juga dinamakan pancacah seri/pencacah biner.

Seperti tersebut pada bagian sebelumnya Asyncronous counter tersusun atas flip-flop
yang dihubungkan seri dan pemicuannya tergantung dari flip-flop sebelumnya, kemudian
menjalar sampai flip-flop MSB-nya. Karena itulah Asyncronous counter sering disebut juga
sebagai ripple-through counter.
Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan
dengan menyambung outputnya dari yan satu ke yang lain. Yang berikutnya sebuah sinyal yang
terpasang pada input Clock FF pertama akan mengubah kedudukan outpunyanya apabila tebing
(Edge) yang benar yang diperlukan terdeteksi.
Output ini kemudian mentrigger input clock berikutnya ketika terjadi tebing yang
seharusnya sampai. Dengan cara ini sebuah sinyal pada inputnya akan meriplle (mentrigger input
berikutnya) dari satu FF ke yang berikutnya sehingga sinyal itu mencapau ujung akhir deretan itu.
Ingatlah bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Jadi Counter dapat
menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip-flop dalam deretan itu).
 Tabel Kebenaran dari Up Counter Asinkron 3-bit

Gambar rangkaian Up Counter Asinkron 3 bit :

Timing Diagram untuk Up Counter Asinkron 3 bit :

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock dari
flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A. Perubahan pada
negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya
berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1”
(sifat toggle dari JK flip-flop).
Counter Asinkron Mod-N
 Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-6, menghitung : 0,
1, 2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N-1, sedangkan Down Counter
MOD-N akan menghitung dari bilangan tertinggi sebanyak N kali ke bawah. Misalkan Down
Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11, 10, 9, 8, 7, 15, 14, 13,..

Gambar rangkaian Up Counter Asinkron Mod-6

Sebuah Up Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,… Maka nilai

yang tidak pernah dikeluarkan adalah 6. Jika hitungan menginjak ke-6, maka counter akan reset
kembali ke 0. Untuk itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan

memanfaatkan input-input Asinkron-nya ( dan ). Nilai ”0” yang akan dimasukkan

di PC didapatkan dengan me-NAND kan input A dan B (ABC =110 untuk desimal 6). Jika input
A dan B keduanya bernilai 1, maka seluruh flip-flop akan di-reset.

Gambar rangkaian Up/Down Counter Asinkron 3 bit

Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter.
Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal
sebagai control yang menentukan saat menghitung Up atau Down. Pada rangkaian Up/Down
Counter ASinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-flop berikutnya.

D. Pencacah Naik (Counter Up)

 Counter up asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai
terendah ke nilai tertinggi dengan clock secara asinkron. gambar skema rangkaian counter up
asinkron

Tabel kebenaran rangkaian counter up asinkron

Clock A4 A3 A2 A1
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

Berdasarkan bentuk timing diagram di atas, output Q dari flip-flop 1 menjadi clock dari
flip-flop 2, sedangkan output Q dari flip-flop 2 menjadi clock dari flip-flop 3 dan seterusnya.
Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-
flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-
flop diberi nilai ”1” (sifat toggle dari JK flip-flop).
E. Pencacah Turun (Counter down)
Counter down asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai
tertinggi ke nilai terendah dengan clock secara asinkron.
Gambar skema rangkaian counter down asinkron

Tabel kebenaran rangkaian counter down asinkron

Clock A4 A3 A2 A1
0 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
4 1 0 1 1
5 1 0 1 0
6 1 0 0 1
7 1 0 0 0
8 0 1 1 1
9 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0

Berdasarkan bentuk timing diagram di atas, output Q-not dari flip-flop 1 menjadi clock
dari flip-flop 2, sedangkan output Q-not dari flip-flop 2 menjadi clock dari flip-flop 3. Perubahan
pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop
sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop
diberi nilai ”0” (sifat toggle dari JK flip-flop).
 Daftar Pustaka

Mismail, Budiono. 1998. “Dasar-dasar Rangkaian Logika Digital”.

Bandung. ITB.

Wahyudi. L. Alfian. 2012. “Laporan Praktikum Counter”. Mataram.

Universitas Mataram.

ISWANTO, Iswanto; RAHARJA, Nia Maharani; SUBARDONO, Alif. Sistem Peringatan Dini Tanah Longsor
Berbasis Atmega8535. In: Seminar Nasional Informatika (SEMNASIF). 2015.

View publication stats