Gerbang – Gerbang Logika

9.1 Tujuan

Setelah mempraktekkan Topik ini, anda diharapkan dapat :

o Mengetahui macam-macam Gerbang logika dasar dalam sistem digital.

o Mengetahui tabel kebenaran masing-masing gerbang logika dasar.
o Menguji piranti hardware gerbang logika
o Merangkai gerbang-gerbang logika dasar.
o Mengetahui macam macam gerbang CSR Flip-flop
o Mengetahui cara kerja gerbang gerbang CSR FLIP FLOP
9.2 Pendahuluan

Gerbang-gerbang logika merupakan dasar untuk membangun rangkaian elektronika digital.

Suatu gerbang logika mempunyai satu terminal keluaran dan satu atau lebih terminal masukan.
Keluaran dan masukan gerbang logika ini dinyatakan dalam kondisi HIGH (1) atau LOW (0). Dalam
suatu sistem TTL level HIGH diwakili dengan tegangan 5V, sedangkan level LOW diwakili dengan
tegangan 0V.

Melalui penggunaan gerbang-gerbang logika, maka kita dapat merancang suatu sistem digital
yang akan mengevaluasi level masukan dan menghasilkan respon keluaran yang spesifik berdasar
rancangan rangkaian logika. Ada tujuh gerbang logika yaitu AND, OR, INVERTER, NAND, NOR,
exclusive-OR (XOR), dan exclusive-NOR (XNOR).

9.2.1 Gerbang And

Simbol dan Analogi :

Gerbang AND 2 masukan dapat dianalogikan sebagai 2 saklar seri untuk menghidupkan lampu,
sebagaimana Gambar 1.1.a, dimana lampu akan menyala bila saklar SA dan saklar SB samasama
ditutup.

Secara skematik, gerbang AND diperlihatkan dalam gambar 2.1.b

 FLIP FLOP

Rangkaian Flip-flop dan cara kerja rangkaian flip-flop

Flip-flop merupakan salah satu pengaplikasian dari beberapa gerbang digital sehingga dapat
menyimpan bilangan biner 1 bit. Pada dasarnya rangkaian Flip-flop terdiri dari sebuah rangkaian
multivibrator bistabil.Rangkaian Flip-flop dan cara kerja rangkaian flip-flop – Flip-flop merupakan
salah satu pengaplikasian dari beberapa gerbang digital sehingga dapat menyimpan bilangan biner 1
bit. Pada dasarnya rangkaian Flip-flop terdiri dari sebuah rangkaian multivibrator bistabil. Flip-flop
memiliki dua keluaran yang dinamakan sebagai kondisi Q dan Q’, yang mana Q’ adalah kondisi
kebalikan dari Q. Rangkaian Flip-flop sudah ditemukan sejak tahun 1918 oleh seorang ahli fisika dari
Inggris. Saat itulah dikembangkan rangkaian-rangkaian penyimpan data hingga saat ini. Bisa
dikatakan Flip-flop merupakan rangkaian memori 1 bit dengan keluaran 1 atau 0 saja.

Saat ini dikenal beberapa jenis rangkaian Flip-flop, yaitu SR Flip-flop, JK Flip-flop, D Flip-flop, dan T
Flip-flop

SR Flip-flop

SR Flip-flop meruapakan jenis flip-flop yang paling sederhana. Disebut sebagai SR karena flip-flop ini
memiliki masukan Set dan Reset maka disebut dengan SR Flip-flop. SR Flip-flop terdiri dari satu
rangkaian bistabil dan hanya dapat mengoperasikan satu bit bilangan biner. Ada berbagai jenis
konfigurasi yang dapat dibuat dalam membangun sebuat SR Flip-flop, diantaranya adalah dengan
menggunakan dua buah gerbang NAND, atau dengan dua buah gerbang NOR. Kedua masing-masing
gerabang (NAND atau NOR) dihubungkan saling menyilang, yakni output salah satu gerbang NAND
dihubungkan ke bagian input gerbang NAND lainnya. Begitu juga halnya dengan gerbang NOR.

Dari gambar diatas terlihat bahwa RS Flip-flop memiliki dua masukan yang masing-masing terdiri dari
input Set (S) dan Reset (R), begitu juga dengan outputnya juga memiliki dua buah masukan Q dan Q’.
Arti set dan reset pada SR flip-flop adalah dengan menset kondisi input S, output Q akan
menghasilkan kondisi 1, sedangkan me-reset flip-flop, output Q akan menghasilkan kondisi 0.
Sedangkan kondisi output Q’ akan selalu berlawanan dengan Q.

Adapun tabel kebenaran dari SR flip-flop adalah sebagai berikut:

JK Flip-flop

Jk flip-flop merupakan jenis flip-flop yang dibangun dengan dua buah SR flip-flop clocked yang
digabungkan menjadi satu. Yang mana kedua output dari flip-flop yang pertama dihubungkan
dengan input flip-flop kedua secara berderet. Sedangkan output flip-flop yang kedua
diumpanbalikan kepada input flip-flop yang pertama sehingga flip-flop yang pertama dapat disebut
sebagai master (induk), dan flip-flop kedua disebut sebagai slave (pembantu). Sifat flip-flop yang
kedua akan mengikuti sifat flip-flop yang pertama.

Dari gambar diatas dapat dijelaskan bahwa flip-flip yang pertama dapat bekerja apabila diberikan
pulsa clock 1, sedangkan flip-flop yang kedua akan bekerja pada pulsa clock 0. Hal ini karena adanya
gerbang NOT (inverter) dari input clock flip-flop yang pertama ke input flip-flop yang kedua. Ketika
input clock diberikan pulsa 1, maka flip-flop master akan meneruskan informasi yang diberikan dari
input J-K, namun flip-flop slave belum bekerja. Namun ketika pulsa clock berubah menjadi 0, maka
flip-flop master yang akan berhenti bekerja dan bagian slave-lah yang akan meneruskan informasi
dan bekerja sebagai master. Dari gambar diatas juga terlihat bahwa pada flip-flop yang pertama
terdapat input set dan reset. Hal ini berfungsi untuk menset Q menjadi berlogika 1 tanpa
terpengaruh oleh input J-K. Sedangkan input clock Cp berfungsi sebagai pengontrol set ketika dalam
keadaan 0.Pada saat input J=0 dan K=1, maka output Q akan berlogika 0 atau reset, itupun ketika
pulsa pertama masuk ke input Cp yang bergerak dari 1 ke 0. Kemudian ketika input J=1 dan K=1,
maka output Q akan berubah setiap pulsa clock Cp masuk dan bergerak dari 1 ke 0. Perubaahan
seperti ini disebut juga dengan toggle.

Dari penjelasan tadi dapat disimpulkan sebagai berikut:

•Ketika J=1 dan K=0 -> Q akan set pada clock yang pertama

•Ketika J=0 dan K=0 -> Q akan berada pada keadaan terakhir

Atau dalam kondisi menyimpan

•Ketika J=0 dan K=1 – Q akan reset pada clock Cp yang pertama

•Ketika J=1 dan K=1 -> Q akan toggle.

Berikut ini adalah tabel kebenaran dari J-K flip-flop:

Dari tabel diatas, Qn merupakan output J-K ketika pulsa clock berlogika 0. Sedangkan Qn+1
merupakan output J-K ketika pulsa clock mulai turun dari 1 ke 0.

D Flip-flop

D Flip-flop merupakan salah satu rangkaian flip-flop yang populer dan banyak dipakai dalam
rangkaian dasar memori. Karena fungsi D flip-flop yang real dapat menyimpan data 1 bit untuk
sementara waktu. Waktu ini lah sering disebut dengan delay flip-flop atau D-Latch. Pada dasarnya D
Flip-flop ini hampir sama dengan SR Flip-flop dengan clock, hanya saja yang membedakannya adalah
input S dan R dijadikan input D yang ditambahkan gerbang NOT (inverter).
Cara kerja D Flip-flop

Dari gambar diatas terlihat bahwa rangkaian flip-flop D tersusun atas SR flip-flop yang sedikit
dimodifikasi dengan tambahan gerbang NOT (inverter) yang menghasilkan input baru D. Informasi
data yang berada pada masukan D akan disimpan pada output Q hanya apabila input clock Cp dalam
keadaan 1 pulsa. Namun jika clock Cp berkondisi 0, maka perubahan informasi pada input D tidak
akan mempengaruhi output Q sampai kondisi Cp 1 kembali.

Pada contoh pengaplikasian D flip-flop dalam menyimpan informasi, ketika akan membuat
penyimpanan data sebanyak 4 bit, maka diperlukan empat buah D flip-flop, dan seterusnya. Adapun

contoh konfigurasi rangkaian D Flip-flop untuk menyimpanan data 4 bit adalah sebagai berikut:

T Flip-flop

T Flip-flip merupakan salah satu jenis flip-flop yang kedua outputnya diumpanbalikan kembali
(feedback) ke bagian input SR flip-flop. Adapun rangkaiannya T flip-flop adalah sebagai berikut:

Dari gambar diatas dapat dijelaskan prinsip kerjanya bahwa ketika input T diberikan logika 0,
sedangkan S dan R juga berkondisi logika 0, maka output Q akan menghasilkan logika 0 juga, untuk
Q’ tentu akan berkondisi kebalikan dari Q, yakni 1. Ketika flip-flop dalam kondisi tersebut, maka
input di bagian satu gerbang NAND memiliki logika 1 (set). Ketika T diubah menjadi 1 dan S1, maka
output Q yang sebelumnya berkondisi 0 akan berubah menjadi 1. Nah dari gambar terlihat bahwa
output Q terhubung ke dalam input gerbang NAND yang kedua. Namun karena clock T berkondisi 1
hanya beberapa saat dan kembali menjadi 0, maka kondisi logika R akan 0 dan S tetap 1.

Pada kondisi tersebut, input R menjadi berlogika 1, artinya siap reset. Artinya output Q yang
sebelumnya 1 akan berubah ke kondisi 0 jika input T mendapatkan pulsa 1 kembali. Dan seterusnya,
dan seterusnya sehingga output Q akan selalu berubah apabila input T mendapatkan pulsa 1.

Jika digambarkan dengan diagram waktu, rangkaian flip-flop T maka akan tampak seperti berikut:

Rafli ramadhan

x-sija 2

•••TERIMAKASIH•••