RANGKAIAN PENJUMLAHAN DAN PENGURANGAN

(Laporan Praktikum Elektronika Digital)

Oleh

Noeris Yuniar
1917041004

LABORATORIUM ELEKTRONIKA DASAR DAN INSTRUMENTASI

JURUSAN FISIKA

FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM

UNIVERSITAS LAMPUNG

2021
Judul Percobaan : Rangkaian Penjumlahan dan Pengurangan

Tanggal Percobaan : 9 Oktober 2021

Tempat Percobaan : Laboratorium Elektronika Dasar dan Instrumentasi

Nama : Noeris Yuniar

Npm : 1917041004

Jurusan : Fisika

Fakultas : Matematika dan Ilmu Pengetahuan Alam

Kelompok : VII (tujuh)

Bandar Lampung, 9 Oktober 2021

Mengetahui,

Asisten

Mayola Prantica
NPM. 1817041063

i
 RANGKAIAN PENJUMLAHAN DAN PENGURANGAN

Oleh
Noeris Yuniar

ABSTRAK

Telah dilakukan percobaan Rangkaian Penjumlahan dan Pengurangan.

Praktikum ini bertujuan untuk menyusun rangkaian penjumlahan Half Adder,
Full Adder, Rangkaian penjumlahan 2-bit, Rangkaian penjumlahan dan
pengurangan 8-bit. Alat dan bahan yang digunakan pada percobaan ini adalah
dengan menggunakan sumber tegangan 5 volt, kawat kabel penghubung,
protoboard, lampu led, IC 74LS series dan data sheet. Prosedur pada
percobaan ini adalah Membuat rangkaian half adder dengan menggunakan
gerbang X-OR dan gerbang AND. Dan membuat gambar rangkaiannya dan
juga tabel hasil penjumlahan. Membuat rangkaian full adder dengan
menggunakan gerbang EXOR dan gerbang AND, dan gerbang OR. Membuat
gambar rangkaiannya dan juga tabel hasil penjumlahan. Membuat rangkaian
penjumlahan dan pengurangan 8-bit biner dengan menggunakan dua buah
rangkaian full adder 4-bit. Adapun hasil dari percobaan ini pada rangkaian
Half Adder yaitu ketika inputnya 00 menghasilkan cout 0 dan sum 0, input 01
menghasilkan cout 0 dan sum 1, input 10 menghasilkan cout 0 dan sum 1, dan
input 11 menghasilkan cout 1 dan sum 0. Pada rangkaian Full Adder yaitu
ketika input 00 dan cin 0 menghasilkan cout o dan sum 0, input 00 dan cin 1
menghasilkan cout o dan sum 1, input 01 dan cin 0 menghasilkan cout 0 dan
sum 1, input 01 dan cin 1 menghasilkan cout 1 dan sum 0, input 10 dan cin 0
menghasilkan cout 0 dan sum 1, input 10 dan cin 1 menghasilkan cout 1 dan
sum 0, input 11 dan cin 0 menghasilkan cout 1 dan sum 0, input 11 dan cin 1
menghasilkan cout 1 dan sum 1. Dan pada rangkaian 8 bit apabila input A0-
A7 berupa 11111111 dan B0-B7 berupa 11111111 akan menghasilkan sum
11111111 dan carry 1 , dimana carry ini berfungsi sebagai overflow dalam
digit selanjutnya dari penjumlahan dengan banyak digit atau suatu tingkat
penjumlahan yang melebihi nilai maksimumnya, sedangkan sum bertindak
sebagai output utama, dimana nilai desimalnya berupa 255 sebagai nilai
maksimumnya dengan carry “1”.

ii
 DAFTAR ISI

Halaman
LEMBAR PENGESAHAN ............................................................................... i
ABSTRAK .......................................................................................................... ii
DAFTAR ISI ....................................................................................................... iii
DAFTAR GAMBAR .......................................................................................... v
DAFTAR TABEL .............................................................................................. vi
I. PENDAHULUAN
A. Latar Belakang ......................................................................................... 1
B. Tujuan Percobaan ..................................................................................... 2

II. TINJAUAN PUSTAKA

A. Gerbang Logika ..................................................................................... 3
B. Adder ....................................................................................................... 4
C. Penjumlahan Full Adder ......................................................................... 5
D. Aljabar Boolean ...................................................................................... 6

III. PROSEDUR PERCOBAAN

A. Alat dan Bahan ........................................................................................ 8
B. Prosedur Percobaan ................................................................................. 9

IV. HASIL DAN PEMBAHASAN

A. Data Hasil Pengamatan .......................................................................... 10
B. Pembahasan ............................................................................................ 11

iii
V. KESIMPULAN

DAFTAR PUSTAKA

LAMPIRAN

iv
 DAFTAR GAMBAR

Halaman

Gambar 1. Sumber tegangan 5 volt DC .............................................................. 8

Gambar 2. Kabel kawat tunggal ......................................................................... 8

Gambar 3. Protoboard ........................................................................................ 8

Gambar 4. Lampu led ......................................................................................... 9

Gambar 5. IC 74LS series dan data sheet ........................................................... 9

Gambar 6. Rangkaian Half Adder ....................................................................... 11

Gambar 7. Rangkaian Full Adder ....................................................................... 12

Gambar 8. Rangkaian 8 Bit ................................................................................ 12

v
 DAFTAR TABEL

Halaman

Tabel 1. Tabel Kebenaran rangkaian Half Adder ................................................. 10

Tabel 2. Tabel Kebenaran rangkaian Full Adder ................................................ 10

vi
 I. PENDAHULUAN

A. Latar Belakang

Kemajuan teknologi dewasa ini telah mendorong pengembangan

programmable logic controller (PLC) dan, sebagai konsekuensinya, sebuah
revolusi di bidang rekayasa teknik control. Peralatan listrik saat ini
cenderung menggunakan rangkaian listrik digital. Bahkan saat ini rangkaian
elektronika digital sudah bukan barang asing lagi. Sebenarnya, sebuah
rangkaian digital tidak harus selalu berupa rangkaian rumit dengan banyak
komponen kecil seperti yang ada pada komputer, handphone atau
kalkulator. Sebuah rangkaian dengan kerja sederhana yang menerapkan
prinsip-prinsip digital, juga merupakan sebuah rangkaian digital.

Di dalam mesin hitung digital, seperti kalkulator dan komputer, terdapat

suatu rangkaian yang berfungsi untuk melaksanakan operasioperasi
aritmatik seperti penjumlahan, pengurangan, perkalian dan pembagian.
Bahkan operasi dasar dari perkalian dan pembagian berturutturut adalah
penjumlahan dan pengurangan. Operasi perkalian secara mendasar
merupakan penjumlahan berulang sedangkan pembagian merupakan
pengurangan yang berulang pula. Berbagai operasi aritmatik dalam
komputer maupun kalkulator dilaksanakan dalam bentuk biner. Alasan
menggunakan bilangan biner adalah karena kerja dari rangkaian digital
didasarkan pada pulsapulsa berbentuk kotak yang hanya memiliki keadaan
hidup (tinggi) atau mati (rendah). Cara menjumlahkan dua bilangan secara
bersusun adalah dengan menempatkan posisi bilangan yang berderajad sama
dalam satu kolom, misalnya satuan dari bilangan pertama berada pada satu
kolom dengan satuan dari biangan ke dua, puluhan bilangan
 2

pertama terletak pada satu kolom dengan puluhan bilangan ke dua, dan
seterusnya. Proses penjumlahan pada suatu kolom harus ditambah dengan
simpanan (carry) yang dihasilkan dari proses penjumlahan pada kolom
sebelumnya (jika ada).

Gerbang sendiri yang diterjemahkan dari istilah asing gate, adalah elemen
dasar dari rangkaian yang menggunakan sistem digital. Gerbang logika
dasar meliputi or, and dan not. Di dalam gerbang logika kita memiliki tabel
kebenaran. Tabel kebenaran merupakan tabel yang digunakan untuk melihat
nilai kebenaran dari suatu pernyataan) yang logis. Untuk menmbuktikan itu
semua maka akan dilakukan percobaan Rangkaian Pengurangan dan
Penjumlahan.

B. Tujuan Percobaan

Tujuan dilakukannya percobaan ini adalah menyusun rangkaian

penjumlahan Half Adder, Full Adder, Rangkaian penjumlahan 2-bit,
Rangkaian penjumlahan dan pengurangan 8-bit.
 II. TINJAUAN PUSTAKA

A. Gerbang Logika

Gerbang logika adalah blok bangunan dasar untuk membentuk rangkaian

elektronika digital, yang digambarkan dengan simbol- simbol tertentu yang
telah ditetapkan. Sebuah gerbang logika memiliki beberapa masukan tetapi
hanya memiliki satu keluaran. Untuk menunjukkan hubungan antara
masukan dan keluaran untai logika dapat digunakan suatu tabel kebenaran.
1. Gerbang NOT
Gerbang NOT disebut inverter karena berfungsi membalik logika
keluaran terhadap logika masukan.
2. Gerbang AND
Keluaran gerbang AND akan berlogika 1 jika semua masukannya 1.
3. Gerbang OR
Keluaran gerbang OR akan berlogika 1 jika salah satu masukannya 1.
4. Gerbang NAND
NAND merupakan gabungan dari gerbang AND dan NOT.
5. Gerbang NOR
Gerbang NOR merupakan gabungan dari gerbang OR dan NOT.
6. Gerbang EX-OR
Gerbang EX-OR berlogika 1 jika logika masukan gerbang ini
berbeda, dan berlogika 0 jika logika masukan gerbang ini sama.
7. Gerbang EX-NOR
Gerbang EX-NOR merupakan gabungan dari gerbang EX-OR yang
keluarannya di- NOT-kan.
 4

8. Half Adder
Half-Adder adalah operasi yang membutuhkan dua bilangan
masukan sebagai bit dasar dan bit penjumlah, dan dua bilangan
keluaran sebagai hasil jumlah (sum) dan simpan (carry).
9. Full Adder
Full-Adder adalah sebuah rangkaian kombinasi yang membentuk
jumlah aritmatika dari tiga bit masukan, dimana terdiri dari tiga
masukan dan dua keluaran.
(Hutahaean dkk, 2015)

B. Adder

Adder adalah rangkaian elektronik yang dapat melakukan proses

perhitungan terutama dalam penjumlahan dua buah bilangan. Penjumlahan
ini dilakukan dengan memasukan dua buah input dan kemudian hasilnya
dikirimkan ke dalam suatu memori atau variabel.

Adder adalah komponen elektronika digital yang dipakai untuk

menjumlahkan dua buah angka dalam sistem bilangan biner. Dalam
komputer dan mikroprosesor, Adder biasanya berada di bagian ALU
(Arithmetic Logic Unit). Sistem bilangan yang dipakai dalam proses
penjumlahan, selain bilangan biner, juga 2's complement untuk bilangan
negatif, bilangan BCD (binary-coded decimal), dan excess-3. Jika sistem
bilangan yang dipakai adalah 2's complement, maka proses operasi
penjumlahan dan operasi pengurangan akan sangat mudah dilakukan.

Pembicaraan mengenai Adder biasanya dimulai dari Half-Adder,

kemudian Full-Adder, dan yang ketiga adalah Ripple-Carry-Adder. Pada
Half-Adder, berdasarkan dua input A dan B. maka output Sum, S dari
Adder ini akan dihitung berdasarkan operasi XOR dari A dan B. Selain
output S, ada satu output yang lain yang dikenal sebagai C atau Carry, dan
C ini dihitung berdasarkan operasi AND dari A dan B. Pada prinsipnya
output S menyatakan penjumlahan bilangan pada input A dan B.
 5

sedangkan output C menyatakan MSB (most significant bit atau carry bit)
dari hasil jumlah itu.

Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half-Adder. tetapi

mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya.
Jadi jumlah inputnya ada 3: A. B dan Ci, sementara bagian output ada 2; S
dan Co, Ci ini dipakai untuk menampung bit Carry dari penjumlahan
sebelumnya.

(Sinduningrum, 2019)

C. Penjumlahan Full Adder

Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan biner

yang lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan dengan half
adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat
tambahan satu masukan, yaitu Carry In. Full Adder adalah rangkaian
elekronik yang bekerja melakukan perhitugan penjumlahan penuhdari
dua buah bilangan biner yang masing masing terdiri dari satu bit.
Rangkaian ini memiliki 3input dan 2 output, salah satu input
merupakan nilai dari pindahan penjumlahan, kemudian sama seperti
pada hafl adder salah satu outputnya dipakai sebagai tempat nilai
pindahan dan yang lain sebagai hasil dari penjumlahan. Rangkaian full
adder (FA) dapat digunakan untuk menjumlahkan bilangan bineryang
lebih dari 1 bit. Rangkaian Full Adder dapat dibentuk oleh gabungan
2 buah rangkaian half adder dan sebuah gerbang OR untuk
menjumlahkan carry output. Pada penambahan penuh muncul aturan
kelima yang menyatakan suatu penjumlahan setengah tidak akan
bekerja bila muncul carry-in. Oleh karena itu penambahan penuh
mempunyai tiga masukan yaitu A, B dan C-in, sedangkan keluaran adalah
SUM dan Co (carry out). Keunggulan Full Adder bila dibandingkan
dengan Half Adder adalah kemampuannya menampung dan
 6

menjumlahkan bit CARRY-in (Cin) yang berasal dari CARRY- out (Cout)
dari tahapan sebelumnya. Untuk penjumlahan dengan jumlah bit yang
lebih banyak, dapat dilakukan dengan menambahkan rangkaian Half
Adder, sesuai dengan jumlah bit input. Di pasaran, rangkaian Full Adder
sudah ada yang berbentuk IC, seperti 74xx83 (4-bit Full Adder).

(Putra, 2019).

D. Aljabar Boolean

Aljabar boole di dasarkan pada pernyataan logika bernilai benar atau salah.
Ternyata, aljabar boole ini menjadi alat yang sangat ampuh untuk
merancang maupun menganalisis rangkaian digital. Selanjutnya, dalam
aljabar boole baik konstanta maupun nilai dari suatu variabel hanya
diijinkan memiliki dua kemungkinan nilai (biner) yaitu 0 dan 1. Variabel
aljabar boole sering digunakan untuk menyajikan suatu tingkat tagangan
pada terminal suatu rangkaian. Terminal itu dapat berupa kawat atau
saluran masukan/keluaran suatu rangkaian. Misalnya 0 sering digunakan
untuk menandai suatu jangkauan tergangan dari 0 volt sampai dengan 0.8
volt. Sedangkan 1 sering digunakan untuk jangkauan tegangan dari 2 volt
hingga 5volt. Dengan demikian tanda 0 dan 1 tidak menggambarkan
bilangan yang sebenarnya tetapi menyatakan keadaan suatu variabel
tegangan. Aljabar boole digunakan untuk menyatakan pengaruh berbagai
rangkaian digital pada masukan-masukan logika, dan untuk memanipulasi
variabel logika dalam menentukan cara terbaik pada pelaksanaan (kinerja)
fungsi rangkaian tertentu. Oleh karenanya hanya ada dua nilai yang
mungkin, aljabar boole lebih cocok digunakan untuk rangkaian digital
dibandingkan dengan aljabar yang lain. Dalam aljabar boole tidak ada
pecahan, desimal, bilangannegatif, akar kwardat, akar pangkat tiga,
logaritma, bilanganimajiner, dan sebagainya. Sebagaimana telah
dikemukakansebelumnya bahwa dalam setiap aljabar memiliki aturan
 7

main,dan operasi sendiri. Ketiga hal tersebut saling terkait dan terangkum
dalam istilah teorema.
(Yanie dkk, 2018)
 III. PROSEDUR PERCOBAAN

A. Alat dan Bahan

Adapun alat dan bahan yang digunakan pada percobaan ini sebagai berikut.

Gambar 1. Sumber tegangan 5 volt DC

Gambar 2. Kabel kawat tunggal

Gambar 3. Protoboard
 9

Gambar 4. Lampu led

Gambar 5. IC 74LS series dan data sheet.

B. Prosedur Percobaan

Adapun prosedur percobaan dari percobaan ini sebagai berikut.

1. Membuat rangkaian half adder dengan menggunakan gerbang EXOR

dan gerbang AND. Dan membuat gambar rangkaiannya dan juga tabel
hasil penjumlahan.
2. Membuat rangkaian full adder dengan menggunakan gerbang EXOR
dan gerbang AND, dan gerbang OR. Membuat gambar rangkaiannya
dan juga tabel hasil penjumlahan.
3. Membuat rangkaian penjumlahan 2-bit biner dengan menggunakan dua
buah rangkaian full adder. Membuat gambar rangkaiannya dan juga
tabel hasil penjumlahan.
4. Membuat rangkaian penjumlahan dan pengurangan 8-bit biner dengan
menggunakan dua buah rangkaian full adder 4-bit. Rangkaian tersebut
dapat digunakan untuk penjumlahan dan pengurangan, dimana A adalah
bilangan pertama dan B adalah bilangan kedua. Buatlah gambar
rangkaiannya dan juga tabel hasilnya untuk berbagai contoh bilangan
yang akan dijumlahkan atau dikurangkan (buatlah masing masing 5
buah).
 IV. HASIL DAN PEMBAHASAN

A. Data Hasil Pengamatan

Adapun data hasil pengamatan yang didapat pada percobaan ini sebagai
berikut.
Tabel 1. Tabel Kebenaran rangkaian Half Adder
INPUT OUTPUT
A B COUT SUM
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Tabel 2. Tabel Kebenaran rangkaian Full Adder

INPUT OUTPUT
A B CIN COUT SUM
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
 11

B. Pembahasan

Pada percobaan rangkaian penjumlahan dan pengurangan kita membuat

beberapa rangkaian yaitu rangkaian Half Adder, Full Adder, dan Rangkaian 8
Bit. Rangkaian Half adder ialah rangkaian penjumlah yang tidak
menyertakan bawaan sebelumnya (previous carry) pada inputnya. Half adder
ini sendiri salah satu dari dua rangkaian adder yang menjumlahkan dua buah
bit input, dan menghasilkan nilai jumlahan (sum) dan nilai lebihnya (carry-
out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah (Least
Significant Bit).

Gambar 6. Rangkaian Half Adder

Rangkaian Half Adder seperti pada gambar 6 terdiri dari gerbang logika X-
OR dengan 2 input dan Gerbang AND 2 input. Setelah dilakukan pengujian
melalui logisim, didapatkan tabel kebenaran yaitu ketika inputnya 00
menghasilkan cout 0 dan sum 0, input 01 menghasilkan cout 0 dan sum 1,
input 10 menghasilkan cout 0 dan sum 1, dan input 11 menghasilkan cout 1
dan sum 0.

Rangkaian selanjutnya yaitu Full Adder. Full adder adalah rangkaian

elektronik yang bekerja melakukan perhitungan penjumlahan sepenuhnya dari
dua buah bilangan binary, yang masing-masing terdiri dari satu bit.
Rangkaian ini memiliki tiga input dan dua buahoutput, salah satu input
merupakan nilai dari pindahan penjumlahan, kemudian sama seperti pada half
adder salah satu outputnya dipakai sebagai tempat nilai pindahan dan yang
lain sebagai hasil dari penjumlahan.
 12

Gambar 7. Rangkaian Full Adder

Pada rangkaian Full Adder seperti pada gambar 7 terdiri dari gerbang logika
X-OR 2 input dan gerbang logika AND 2 input. Setelah dilakukan pengujian
melalui logisim didapatkan hasil yaitu ketika input 00 dan cin 0 menghasilkan
cout o dan sum 0, input 00 dan cin 1 menghasilkan cout o dan sum 1, input 01
dan cin 0 menghasilkan cout 0 dan sum 1, input 01 dan cin 1 menghasilkan
cout 1 dan sum 0, input 10 dan cin 0 menghasilkan cout 0 dan sum 1, input 10
dan cin 1 menghasilkan cout 1 dan sum 0, input 11 dan cin 0 menghasilkan
cout 1 dan sum 0, input 11 dan cin 1 menghasilkan cout 1 dan sum 1.

Rangkaian terakhir yang dibuat adalah rangkaian 8 bit.. Rangkaian 8 bit ini
merupakan gabungan dari 1 bit yang dilakukan pengulangan sebanyak 8 kali.
Pada rangkaian 8 bit ini merupakan kombinasi dari 2 buah rangkaian 4 bit
yang di gabungkan sehingga membentuk rangkaian tersebut. Pada modul
rangkaian 8 bit ini bertujuan untuk mengetahui bentuk hasil penjumlahan
antara input Adan B dimana cin berperan sebagai inputan yang
mempengaruhi penjumlahan ini.

Gambar 8. Rangkaian 8 Bit

 13

Rangkaian 8 Bit pada gambar 8 merupakan bentuk penjumlahan/adder 8 bit

dimana terdapat sum dan carry yang dapat memberikan kapasitas nilai bit
tersebut. Terlihat apabila input A0-A7 berupa 11111111 dan B0-B7 berupa
11111111 akan menghasilkan sum 11111111 dan carry 1 , dimana carry ini
berfungsi sebagai overflow dalam digit selanjutnya dari penjumlahan dengan
banyak digit atau suatu tingkat penjumlahan yang melebihi nilai
maksimumnya, sedangkan sum bertindak sebagai output utama, dimana nilai
desimalnya berupa 255 sebagai nilai maksimumnya dengan carry “1”.

Adapun aplikasi dari rangkaian half adder hanya dapat digunakan untuk
operasi penjumlahan data bilangan biner sampai 1 bit saja. Aplikasi rangkaian
full adder seperti pembentukan RAM pada sistem, timer digital, jam digital,
membentuk IC dan processor pada sistem.
 V. KESIMPULAN

Adapun kesimpulan yang dapat diambil dari percobaan ini sebagai berikut.

1. Pada rangkaian Half Adder menggunakan gerbang logika X-OR dan NAND
dengan 2 input.
2. Pada rangkaian Half Adder ketika inputnya 00 menghasilkan cout 0 dan
sum 0, input 01 menghasilkan cout 0 dan sum 1, input 10 menghasilkan cout
0 dan sum 1, dan input 11 menghasilkan cout 1 dan sum 0.
3. Pada rangkaian Full Adder menggunakan gerbang logika X-OR dan NAND
dengan 2 input
4. Pada rangkaian Full Adder ketika input 00 dan cin 0 menghasilkan cout o
dan sum 0, input 00 dan cin 1 menghasilkan cout o dan sum 1, input 01 dan
cin 0 menghasilkan cout 0 dan sum 1, input 01 dan cin 1 menghasilkan cout
1 dan sum 0, input 10 dan cin 0 menghasilkan cout 0 dan sum 1, input 10
dan cin 1 menghasilkan cout 1 dan sum 0, input 11 dan cin 0 menghasilkan
cout 1 dan sum 0, input 11 dan cin 1 menghasilkan cout 1 dan sum 1.
5. Pada rangkaian 8 bit input A0-A7 berupa 11111111 dan B0-B7 berupa
11111111 akan menghasilkan sum 11111111 dan carry 1 , dimana carry ini
berfungsi sebagai overflow dalam digit selanjutnya dari penjumlahan
dengan banyak digit atau suatu tingkat penjumlahan yang melebihi nilai
maksimumnya, sedangkan sum bertindak sebagai output utama, dimana
nilai desimalnya berupa 255 sebagai nilai maksimumnya dengan carry “1”.
 DAFTAR PUSTAKA

Hutahaean, Rosdelima. R. Rizal Isnanto, dan Kurniawan Teguh Martono. 2015.

Perancangan Aplikasi Multimedia Untuk Pembelajaran Gerbang Logika
Menggunakan Augmented Reality. Jurnal Teknologi dan Sistem Komputer,
Vol.3, No.1.

Putra Prajuhana, Agung. 2019. Buku Ajar Sistem Digital 2. Flash. Bogor.
Sinduningrum, Estu. 2019. Teori dan Praktik Rangkaian Digital dan Gelombang.
Deepublish. Yogyakarta

Yanie, Ahmad. Dan Junaidi. 2018. Dasar Teknik Digital. Deepublish. Yogyakarta.
LAMPIRAN
 Perancangan Aplikasi Multimedia Untuk Pembelajaran
Gerbang Logika Menggunakan Augmented Reality
Rosdelima Hutahaean 1), R.Rizal Isnanto 2), Kurniawan Teguh Martono 3) Program
Studi Sistem Komputer, Fakultas Teknik, Universitas Diponegoro Jl. Prof.
Sudharto, Tembalang, Semarang, Indonesia
Email: ros.hutahaean@gmail.com

Augmented Reality, antara lain adalah metode

Abstract – As the rapid development of technology marker based tracking.
is also growing media that is used as a method of
learning in education. One of them to learning Metode pelacakan berbasis penanda (marker
logic states, in addition to reading the book at this based tracking) adalah metode yang memproses
time there has a new learning method that is more objek dua dimensi, objek tiga dimensi, teks, video
maupun suara
pronounced in 3 dimensions to increase
understanding in learning the logic gates using
Augmented Reality.

Steps design multimedia for learning the

logic gates begins with a literature study, data
collection, analysis and system design and then
implementation and testing the system. Testing
methods using a black-box, which includes testing
functionality testing camera angles and distances
to the markers as well as testing the light intensity.

The result of the design this application

0
shows that for angle of 30 with a distance of 30
0
cm – 40 cm, angle of 45 with a distance of 40 cm –
0
70 cm and angle of 60 with a distance of 50 cm –
90 cm and light intensity 4 lx – 19 lx is a good
composition can display the object 3 dimensions.

Kata Kunci: Logic Gates, Augmented Reality,

ARToolkit, 3D Studio Max.

I. PENDAHULUAN
1.1 Latar Belakang
Dalam belajar gerbang logika selain membaca
buku telah tersedia media yang bersifat lebih
multimedia yang lebih menarik untuk dipelajari.
Pada saat ini telah ada satu metode pembelajaran
terbaru yang lebih nyata secara 3 dimensi dalam
pembelajaran gerbang logika menggunakan
Augmented Reality.
Augmented Reality merupakan
penggabungan antara dua dunia, yaitu dunia
maya ke dunia nyata, dalam kata lain benda
dalam dunia maya dapat ditampilkan ke dunia
nyata. Aplikasi Augmented Reality pada
umumnya dikembangkan pada PC Desktop dan
banyak sekali metode yang digunakan untuk
Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 125
menggunakan komputer dan webcam lalu
ditampilkan dalam layar maupun peralatan display
khusus melalui pengenalan sebuah penanda
(marker). Dimana program akan membaca objek
dari sebuah penanda gambar, dan dari gambar
tersebut akan ditampilkan objek yang bergerak atau
output yang sudah ada pada data sebelumnya.

1.2 Rumusan Masalah

Berdasarkan latar belakang yang telah
dijelaskan diatas, dapat dibuat suatu rumusan
masalah sebagai berikut:
“Bagaimana merancang suatu aplikasi
multimedia untuk pembelajaran gerbang logika
menggunakan Augmented Reality?”

1.3 Batasan Masalah

Untuk menghindari pembahasan yang
meluas, maka dalam Tugas Akhir ini ditetapkan
batasan-batasan masalah sebagai berikut:
1. Pengguna aplikasi yaitu peserta didik di
bidang komputer maupun bidang lain
yang ingin mempelajarinya.
2. Materi yang disampaikan pada aplikasi
berupa pengenalan gerbang logika, tabel
kebenaran gerbang logika, pengenalan
Half-Adder serta Full-Adder.
3. Aplikasi dirancang untuk pengguna PC
Desktop, dimana terdapat webcam yang
mengarah ke marker dalam suatu buku
dan layar desktop menampilkan aplikasi
Augmented Reality.
4. Keluaran yang dihasilkan adalah model 3
dimensi menggunakan media marker
based yang memanfaatkan teknologi
Augmented Reality.

1.4 Tujuan Tugas Akhir

Tujuan dalam tugas akhir ini adalah sebagai
berikut:
1. Merancang aplikasi pembelajaran gerbang
logika yang menggunakan teknologi
Augmented Reality sebagai media
pembelajaran.

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 126
2. Menampilkan gambaran 3 dimensi
pengenalan gerbang logika, tabel
kebenaran gerbang logika, Half-Adder serta
Full- Adder.
3. Dapat memberikan pengalaman baru
dalam belajar dengan teknologi Augmented
Reality.
II. DASAR TEORI
2.1 Definisi Multimedia
Multimedia terdiri dari dua kata yaitu multi
dan media, dimana multi berarti banyak, majemuk,
dan beraneka raga, sedangkan media berarti suatu
alat perantara untuk penyampaian sesuatu.
Multimedia juga merupakan kombinasi teks,
grafik, suara, animasi dan video yang disampaikan
dengan komputer atau peralatan manipulasi
elektronik dan digital yang lain[8].
2.2 Gerbang Logika
Gerbang logika adalah blok bangunan dasar
untuk membentuk rangkaian elektronika digital,
yang digambarkan dengan simbol- simbol tertentu
yang telah ditetapkan. Sebuah gerbang logika
memiliki beberapa masukan tetapi hanya memiliki
satu keluaran.
Untuk menunjukkan hubungan antara
masukan dan keluaran untai logika dapat digunakan
suatu tabel kebenaran.
1. Gerbang NOT
Gerbang NOT disebut inverter karena
berfungsi membalik logika keluaran terhadap logika
masukan.
2. Gerbang AND
Keluaran gerbang AND akan berlogika 1 jika
semua masukannya 1.
3. Gerbang OR
Keluaran gerbang OR akan berlogika 1 jika
salah satu masukannya 1.
4. Gerbang NAND
Gerbang NAND merupakan gabungan dari
gerbang AND dan NOT.
5. Gerbang NOR
Gerbang NOR merupakan gabungan dari
gerbang OR dan NOT.
6. Gerbang EX-OR
Gerbang EX-OR berlogika 1 jika logika
masukan gerbang ini berbeda, dan berlogika 0 jika
logika masukan gerbang ini sama.
7. Gerbang EX-NOR
Gerbang EX-NOR merupakan gabungan dari
gerbang EX-OR yang keluarannya di- NOT-kan[6].
Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403)
8. Half-Adder
Half-Adder adalah operasi yang
membutuhkan dua bilangan masukan sebagai bit
dasar dan bit penjumlah, dan dua bilangan keluaran
sebagai hasil jumlah (sum) dan simpan (carry)[1].
9. Full-Adder
Full-Adder adalah sebuah rangkaian
kombinasi yang membentuk jumlah aritmatika dari
tiga bit masukan, dimana terdiri dari tiga masukan
dan dua keluaran[1].
2.3 Augmented Reality
Augmented reality (AR) atau dalam bahasa
Indonesia disebut realitas tertambah adalah
teknologi yang menggabungkan benda- benda maya
dua dimensi dan ataupun tiga dimensi ke dalam
sebuah lingkungan nyata lalu memproyeksikan
benda-benda maya tersebut dalam waktu nyata.
Komponen yang diperlukan dalam pembuatan
dan pengembangan aplikasi augmented reality
adalah sebagai berikut:
1. Komputer
Komputer merupakan perangkat yang
digunakan untuk mengendalikan semua proses yang
akan terjadi dalam sebuah aplikasi.
2. Head Mounted Display (HMD
Head Mounted Display (HMD) merupakan
perangkat keras yang digunakan sebagai display atau
monitor yang akan menampilkan obyek 3D ataupun
informasi yang akan disampaikan oleh sistem.
3. Penanda (Marker)
Marker merupakan gambar (image) dengan
warna hitam dan putih dengan bentuk persegi. [7].
Secara umum proses marker dengan
menggunakan library Artoolkit adalah sebagai
berikut:
1. Kamera menangkap gambar dari dunia
nyata secara langsung dan
mengirimkannya ke komputer.
2. Perangkat lunak dalam komputer akan
mencari Marker pada masing-masing frame
video.
3. Jika Marker telah ditemukan, komputer
akan memproses secara matematis posisi
relatif dari kamera ke kotak hitam yang
terdapat pada Marker.
4. Apabila posisi kamera diketahui, objek
grafis akan digambar menggunakan
informasi tersebut.
JTsiskom - 127
5. Objek ini digambar di atas video yang di mendapatkan output yang menampilkan model- AR
dapat dan tampak menempel di atas dengan pendeteksian pola marker.
Marker.
6. Output final akan ditampilkan pada display
3.2 Pemodelan Perangkat Lunak
UML (Unified Modeling Language) adalah
di monitor. Sehingga ketika pengguna bahasa pemodelan visual yang digunakan untuk
melihat monitor objek akan tampak seolah menentukan,
berada di dunia nyata[3]. menvisualisasikan, membangun, dan
mendokumentasikan komponen-komponen dari
2.4 VRML (Virtual Reality Modeling sistem perangkat lunak[16].
3.2.1 Diagram Use Case
Language)
Diagram use case dari perancangan aplikasi
VRML (Virtual Reality Modeling Language)
dapat dilihat pada Gambar 1.
adalah sebuah bahasa pemrograman yang diciptakan
khusus untuk membuat objek- objek 3D. Objek-
objek yang dibuat dengan VRML akan memiliki tiga
buah dimensi panjang, lebar, dan kedalaman,
sehingga dapat dipandang dari setiap sudut [5].
VRML merupakan sebuah ekstensi file atau
sistem file untuk menampilkan gambar objek 3D
yang mendukung penggunaan augmented reality.

2.5 3Ds Max Studio

3D Studio Max adalah sebuah perangkat
lunak grafik vektor 3-dimensi dan animasi, ditulis
oleh Autodesk Media & Entertainment (dulunya
dikenal sebagai Discreet and Kinetix). Aplikasi ini
mempunyai banyak fitur-fitur yang diperlukan
dalam pembuatan karya 3D[2].

2.6 Adobe Photoshop CS3

Adobe Photoshop merupakan salah satu
perangkat lunak pengolah gambar (digital imaging) Gambar 1. Diagram Use Case Perancangan Aplikasi
yang banyak digunakan dan memberikan kontribusi
bagi dunia digital dan cetak[4].
3.2.2 Diagram Sequence
2.7 Microsoft Visual Basic 2010 1. Diagram sekuens untuk use case mulai
Microsoft visual basic 2010 merupakan Gambar 2 menunjukkan diagram
bahasa pemrograman popular, dimana visual basic sekuens
2010 bagian dari produk Microsoft Visual Studio untuk use case mulai.
2010 yaitu sistem pembangunan yang komprehensif
yang memungkinkan untuk membuat aplikasi untuk
Windows, Web, perangkat genggam dan sejumlah
lingkungan lainnya[9].

III.ANALISIS DAN
PERANCANGAN
SISTEM

3.1 Gambaran Umum Aplikasi

Sistem multimedia untuk pembelajaran
proses gerbang logika menggunakan
augmented reality ini menggunakan web-cam
untuk

Gambar 2. Diagram Sekuens Use Case Mulai

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 127
2. Diagram sekuens untuk use case lihat cara
penggunaan
Gambar 3 menunjukkan diagram sekuens
untuk use case lihat cara penggunaan.

Gambar 5. Diagram Sekuens Use Case Arahkan

Marker

3.2.3 Kelas Diagram

Diagram kelas dari perancangan ini dapat
dilihat pada Gambar 6.

Gambar 3. Diagram Sekuens Use Case Lihat Cara

Penggunaan

3. Diagram sekuens untuk use case lihat

tentang
Gambar 4 menunjukkan diagram sekuens
untuk use case lihat tentang.

Gambar 6. Diagram Kelas Perancangan Aplikasi

3.3 Perancangan Sistem

Tahap perancangan sistem dapat digambarkan
dengan aliran kerja (work- flow) pada Gambar 7.

Inisialisasi

Gambar 4. Diagram Sekuens Use Case Lihat Menangkap

Gambar dari
Tentang Kamera

Proses
Pendeteksian
4. Diagram sekuens untuk use case arahkan Marker

marker ke kamera
Pengenalan
Gambar 5 menunjukkan diagram sekuens Marker dan
Ouput
untuk use case arahkan marker. Gambar

Keluaran
Gambar 7. Aliran Kerja Perancangan Aplikasi

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 128
3.4 Perancangan Antarmuka Tahap selanjutnya implementasi Library
Tampilan antarmuka diawali tampilan menu ARToolkit dilakukan dengan pemberian skrip pada
utama seperti terlihat pada Gambar 8. berkas object_data_vrml.
Setelah langkah implementasi library
ARToolkit, dilakukan kompilasi (compiling)
NAMA APLIKASI
simpleVRML untuk mempaketkan library
MULA
I
ARToolkit menjadi berkas executable. Kompilasi
GAMBAR CARA
PENGGUNAAN
ini menggunakan Visual C++ 2008 dengan
APLIKASI
melakukan konfigurasi pada C/C++ dan Linker
KELUA
di Properties project SimpleVRML. Setelah itu
R

TENTANG
dilakukan Build (F7) dilanjutkan Debug project
Gambar 8. Rancangan Tampilan Menu Utama (F5).

IV. IMPLEMENTASI DAN 4. Implementasi Antarmuka

PENGUJIAN Implementasi antarmuka pengguna
SISTEM menggunakan perangkat lunak Visual Basic 2010
dengan Adobe Photoshop.
4.1 Implementasi Program Tampilan menu UTAMA dapat dilihat pada
Dalam implementasi program pastikan semua Gambar 10.
perangkat keras maupun perangkat lunak siap untuk
digunakan.
1. Implementasi Visualisasi 3D
Tahap Implementasi Visualisasi 3D
dilakukan dengan beberapa tahap yaitu tahap
modeling, tahap texturing dan tahap exporting.

Tahap modeling, sebagian besar

Gambar 9. Desain Tampilan Menu UTAMA
pembuatan model menggunakan Box, Silinder,
Line, Circle, Text dengan Polygon Modeling. Aplikasi

Tahap texturing, model 3 dimensi yang telah

dibuat diberikan warna yang berbeda-beda sebagai
pengenal setiap objek yang ada pada model tersebut.
Tahap exporting, model diekspor menjadi
berkas berekstensi *Wrl dengan cara memilih berkas
export, lalu dilakukan save as type dengan tipe
VRML97(*Wrl) dan disimpan pada folder
ARToolkit/Bin/Wrl.
2. Implementasi Pembuatan Penanda
Pembuatan penanda (marker)
menggunakan perangkat lunak Adobe Photoshop.
Untuk desain dasar penanda dapat memanfaatkan
desain Blankpatt yang telah tersedia pada folder
patterns di Library ARToolkit, selanjutnya memberi
desain tambahan sebagai pembeda setiap penanda
(marker).
4.2 Pengujian sistem
Pengujian sistem dilakukan dengan metode
kotak hitam (black-box), dimana pengujian ini
menekankan pada pengujian fungsionalitas dari
aplikasi pembelajaran gerbang logika menggunakan
augmented reality ini.
4.2.1 Hasil Prosentasi Pengujian Sudut dan
Jarak Kamera Terhadap Penanda
Tabel 1 menunjukkan prosentase keberhasilan
pengujian sudut dan jarak kamera terhadap penanda.

3. Implementasi Library ARToolkit

Setelah pada tahap implementasi visualisasi 3
dimensi menyisipkan berkas ekstensi *Wrl,
selanjutnya menambahkan berkas DAT untuk setiap
berkas WRL. Berikan nama setiap berkas DAT
sesuai nama setiap berkas Wrl.

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 129
4.2.2 Hasil Prosentasi Pengujian Intensitas
Cahaya
Tabel 2 menunjukkan prosentase keberhasilan
pengujian intensitas cahaya untuk semua penanda
yang berjumlah 47 penanda.
4.2.3 Pengujian Tombol Antarmuka
Tabel 3 menunjukkan hasil pengujian tombol
antarmuka dalam aplikasi pembelajaran gerbang
logika menggunakan augmented reality.
4.3 Analisa dan Pembahasan
Aplikasi pembelajaran gerbang logika
menggunakan augmented reality dengan pengaturan
sudut kamera, jarak kamera terhadap marker serta
intensitas cahaya mempengaruhi dalam
menampilkan objek 3 dimensi, untuk sudut 300 jarak
30 cm - 40 cm, sudut 450 jarak 40 cm – 70 cm dan
sudut 600 jarak 50 cm – 90 cm serta intensitas cahya
4 lx -
19 lx adalah komposisi yang baik untuk
menampilkan objek 3 dimensi.
Pada saat menjalankan aplikasi juga terdapat
kekurangan yang ditemukan dari aplikasi ini yaitu:
1. Pada saat ditekan tombol MULAI,
diperlukan waktu untuk menunggu
memuat berkas penanda, ini disebabkan
jumlah berkas penanda yang terhitung
banyak
Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403)
sehingga membutuhkan waktu untuk
memuat seluruh berkas penanda. Gambar
10 menujukkan tampilan saat memuat berkas
penanda.
Gambar 10. Hasil Tampilan Memuat Berkas
Penanda
2. Aplikasi sering salah dalam membaca arah
objek sehingga objek 3 dimensi yang tampil
terbalik, hal ini disebabkan proses tracking
yang sulit dilakukan penanda dikarenakan
pola bagian atas dan bagian bawah
penanda yang memiliki kemiripan. Gambar
11 menunjukkan tampilan saat objek
terbalik.
Gambar 11. Hasil Tampilan Saat Objek Terbalik
3. Aplikasi sering salah dalam membaca
penanda sehingga penanda menampilkan
objek 3 dimensi tidak sesuai dengan
keluaran objek yang seharusnya, ini
disebabkan pola penanda memiliki
kemiripan dengan pola penanda lainnya.
Gambar 12 menunjukkan tampilan saat
salah dalam pembacaan keluaran objek,
dimana penanda gerbang logika NAND
masukan (0,1) menampilkan hasil untuk
gerbang logika NAND masukan (0,0).
JTsiskom - 130
 Gambar 12. Hasil Tampilan Saat Salah dalam
Pembacaan Penanda

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 131
 ()

V. PENUTUP 2. Penelitian berikutnya dapat dilakukan

5.1 Kesimpulan dengan menambah materi yang lebih
1. Teknologi Augmented reality dapat banyak dan lengkap mengenai materi
diimplementasikan sebagai media gerbang logika.
pembelajaran gerbang logika
menggunakan Augemented reality.
2. Aplikasi ini dapat menampilkan gambar 3 DAFTAR PUSTAKA
dimensi dalam pengenalan gerbang logika, [1] Godse, A.P., Digital Electronics and Logic
tabel kebenaran gerbang logika, Half-Adder Design, Technical Publications, 2009.
dan Full-Adder. [2] Hendratman, Hendi dan Robby, The
3. Berdasarkan hasil pengujian menggunakan Magic of 3D Studio Max, Informatika
metode Black-Box, pengaturan sudut Bandung, 2008.
kamera, jarak kamera terhadap marker [3] Hohl, L. dan Quack, T., Markeless 3D
mempengaruhi dalam menampilkan objek Augmented Reality Computer Vision ETH,
3 dimensi. Hal ini ditunjukkan dengan hasil 2003.
prosentase 100% pada sudut 300 jarak 30 [4] Komputer, Wahana, Teknik Mengolah
cm - 40 cm, sudut 450 jarak 40 cm – 70 cm Foto Digital dengan Adobe Photoshop
dan sudut 600 jarak 50 cm – 90 cm adalah CS3, Penerbit PT Elex Media
komposisi yang baik dalam menampilkan Komputindo, Jakarta, 2007.
objek 3 dimensi. [5] Kurniadi, Adi, Membuat Dunia 3D dengan
4. Pengaturan intensitas cahaya VRML, Penerbit PT Elex Media
mempengaruhi dalam menampilkan objek Komputindo, Jakarta, 1999.
3 dimensi. Hal ini ditunjukkan pada cahaya [6] Kurniawan, Freddy, Sistem Digital Konsep
4 lx – 9 lx dapat menampilkan objek 3 dan Aplikasi, Penerbit Gava Media,
dimensi dengan hasil prosentase 100%. Yogyakarta, 2005.
5. Tombol-tombol navigator yang terdapat [7] Siltanen, Sanni, Theory and Applications
pada antarmuka aplikasi berfungsi dengan of Marker-based Augmented Reality, VTT
baik. Technical Research Centre of Finland,
6. Aplikasi dalam pembacaan penanda masih 2012.
mengalami kesalahan disebabkan bentuk [8] Vaughan. T., Multimedia: Making It
dan pola penanda yang memiliki kemiripan Work. Edisi ke-6, McGraw-Hill
dan pengaruh intensitas cahaya. Companies, New York, 2004.
[9] Willis, Newsome, Beginning Microsoft
5.2 Saran Visual Basic 2010, Wiley Publishing Inc,
1. Perlu dilakukan penelitian lanjutan untuk USA, 2010.
pengembangan aplikasi dengan melakukan
pengembangan terhadap pembuatan
model
3 dimensi yang lebih menarik dan lebih
interaktif.

Jurnal Teknologi dan Sistem Komputer, Vol.3, No.1, Januari 2015 (e-ISSN: 2338-0403) JTsiskom - 131