RANGKAIAN LATCH

(Laporan Praktikum Elektronika Digital)

Oleh

Noeris Yuniar
1917041004

LABORATORIUM ELEKTRONIKA DASAR DAN INSTRUMENTASI

JURUSAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS LAMPUNG
2021
Judul Percobaan : Rangkaian Lacth

Tanggal Percobaan : 17 Oktober 2021

Tempat Percobaan : Laboratorium Elektronika Dasar dan Instrumentasi

Nama : Noeris Yuniar

Npm : 1917041004

Jurusan : Fisika

Fakultas : Matematika dan Ilmu Pengetahuan Alam

Kelompok : VII (tujuh)

Bandar Lampung, 17 Oktober 2021

Mengetahui,

Asisten

Juana Santika
NPM. 1817041052

i
 RANGKAIAN LATCH

Oleh
Noeris Yuniar

ABSTRAK

Telah dilakukan percobaan Rangkaian Lacth. Praktikum ini bertujuan untuk

membuat rangkaian lacth dan berbagai macam rangkaian lacth. Adapun alat
dan bahan yang digunakan pada percobaan ini yaitu sumber tegangan DC 5
V, kabel kawat tunggal, protoboard, lampu led, dan IC 74LS. Pada percobaan
ini kita membuat rangkaian yang terdiri dari rangkaian flip-flop RS gerbang
NAND, rangkaian flip-flop RS gerbang NOR, rangkaian flip-flop RS
Tergerbang, rangkaian flip-flop D gerbang NAND, rangkaian flip-flop D
gerbang NOR, rangkaian flip-flop JK. Rangkaian flip-flop RS (RS) adalah
rangkaian memori dasar yang mempunyai dua Output yang berlawanan yaitu
Q dan Q’. Flip-flop ini dapat dibangun dengan NAND gate dan NOR gate.
Rangkaian flip-flop yang memiliki sebuah terminal input untuk pulsa CLCK
(Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan flip-flop sehingga
diperoleh keadaan output yang sesuai dengan keadaan R dan S yang diberikan
pada flip flop tersebut. Flip-flop D mempunyai karakteristik akan
menghasilkan output yang sama dengan logika pada jalur D bila ada clock
positif. Bila tidak maka flip-flop tersebut ada dalam keadaan mengingat
(memori). Nama flip-flop ini berasal dari Delay. Flip-flop ini mempunyai
hanya satu masukan, yaitu D. Flip-flop ini dapat dibangun dengan NAND
gate dan NOR gate.Flip-flop JK merupakan elemen memori yang ideal
digunakan sebagai pencacah, pembagi frekuensi, dan register. Flip-flop ini
mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pemberian
masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan
keluaran. Berdasarkan hasil pengujian menggunakan aplikasi logisim
didapatkanlah tabel kebenaran yang terdapat pada bab hasil dan pembahasan.

ii
 DAFTAR ISI

Halaman
LEMBAR PENGESAHAN ............................................................................... i
ABSTRAK .......................................................................................................... ii
DAFTAR ISI ....................................................................................................... iii
DAFTAR GAMBAR .......................................................................................... v
DAFTAR TABEL ............................................................................................... vii
I. PENDAHULUAN
A. Latar Belakang ......................................................................................... 1
B. Tujuan Percobaan ..................................................................................... 2

II. TINJAUAN PUSTAKA

A. Lacth ...................................................................................................... 3
B. Flip-Flop ................................................................................................. 4
C. Jenis-Jenis Flip Flop ............................................................................... 5
D. Gerbang NOR dan NAND ...................................................................... 6

III. PROSEDUR PERCOBAAN

A. Alat dan Bahan ........................................................................................ 9
B. Prosedur Percobaan ................................................................................. 10

IV. HASIL DAN PEMBAHASAN

A. Data Hasil Pengamatan .......................................................................... 12
B. Pembahasan ............................................................................................ 13

iii
V. KESIMPULAN

DAFTAR PUSTAKA

LAMPIRAN

iv
 DAFTAR GAMBAR

Halaman

Gambar 1. Rangkaian FFSR menggunakan gerbang NOR ................................. 4

Gambar 2. Rangkaian Flip-Flop JK..................................................................... 5

Gambar 3. Rangkaian Flip-Flop D ...................................................................... 6

Gambar 4. Rangkaian Flip-Flop T ....................................................................... 6

Gambar 5. Simbol Gerbang NOR ....................................................................... 7

Gambar 6. Tabel Kebenaran Gerbang NOR ....................................................... 7

Gambar 7. IC NOR 7402 ..................................................................................... 7

Gambar 8. Simbol Gerbang NAND ................................................................... 8

Gambar 9. IC NAND 7400 .................................................................................. 8

Gambar 10. Tabel Kebenaran NAND ................................................................ 8

Gambar 11. Sumber tegangan 5 volt DC ............................................................ 9

Gambar 12. Kabel kawat tunggal ........................................................................ 9

Gambar 13. Protoboard ...................................................................................... 9

Gambar 14. Lampu Led ...................................................................................... 10

Gambar 15. IC 74LS series dan data sheet .......................................................... 10

Gambar 16. Rangkaian Flip Flop RS Gerbang NAND ...................................... 14

v
Gambar 17. Rangkaian Flip Flop RS Gerbang NOR .......................................... 14

Gambar 18. Rangkaian Flip Flop RS Tergerbang .............................................. 15

Gambar 19. Rangkaian Flip Flop D Gerbang NAND ......................................... 15

Gambar 20. Rangkaian Flip Flop D Gerbang NOR ............................................ 16

Gambar 21. Rangkaian Flip Flop JK ................................................................... 16

vi
 DAFTAR TABEL

Halaman

Tabel 1. Tabel Kebenaran Rangkaian Flip Flop RS Gerbang NAND ................. 12

Tabel 2. Tabel Kebenaran Rangkaian Flip Flop RS Gerbang NOR..................... 12

Tabel 3. Tabel Kebenaran Rangkaian Flip Flop RS Tergerbang ......................... 12

Tabel 4. Tabel Kebenaran Rangkaian Flip Flop D Gerbang NAND ................... 13

Tabel 5. Tabel Kebenaran Rangkaian Flip Flop D Gerbang NOR....................... 13

Tabel 6. Tabel Kebenaran Rangkaian Flip Flop JK ............................................. 13

vii
 I. PENDAHULUAN

A. Latar Belakang

Rangkaian logika sekuensial terdiri dari rangkaian kombinasional dengan

elemen memori dasar. Dengan adanya elemen memori, rangkaian dapat
menyimpan status input dan output sebelumnya. Pada saat yang sama,
rangkaian logika sekuensial umumnya dikenal sebagai perangkat dua
keadaan atau bistabil karena hanya memiliki dua keadaan stabil, '0' dan '1',
satu keadaan pada satu waktu. Elemen memori dalam rangkaian dapat
menyimpan satu bit pada satu waktu.

Rangkaian sekuensial mempunyai nilai keluaran di suatu waktu ditentukan

oleh nilai masukannya waktu itu dan keadaan rangkaian sebelumnya.
Rangkaian ini membutuhkan elemen memori untuk menyimpan nilai
keadaan dan/atau keluaran sebelumnya. Elemen dasar untuk menyimpan
data 1 bit adalah pengunci (latch) dan flip-flop. Rangkaian sekuensial n bit
tersusun atas n buah elemen dasar flip-flop dan/atau latch. Contoh rangkaian
sekuensial ini adalah register dan pencacah (counter). Elemen-elemen ini
kemudian disusun membentuk register dan pencacah n bit.

Nama lain dari flip-flop adalah multivibrator bistabil, dimana

keluarannya adalah suatu tegangan rendah (0) atau tinggi (1). Keluaran ini
tetap rendah atau tinggi selama belum ada masukkan yang merubah
keadaan tersebut. Rangkaian yang bersangkutan harus di-drive
(dikendalikan) oleh satu masukkan yang disebut pemicu (trigger).
Keadaan tersebut akan berubah kembali bila ada masukkan pemicu lagi.
Ada tiga jenis multivibrator, yaitu : astabil, monostabil, dan bistabil.
Pada bagian ini hanya membahas multivibrator bistabil (flip-flop).
 2

Prinsip kerja dari rangkaian flip-flop dibandingkan dengan prinsip dari kerja
transistor sebagai saklar adalah sama, yaitu apabila rangkaiannya diberi
tegangan maka salah satu dari kondisi transistornya menjadi hidup. Keadaan
ini pula memiliki ketergantungan kepada kapasitor yang memiliki
ketinggian muatan yang lebih jika dibandingkan dengan komponen lainnya.
Bila lebih diperinci lagi, sebuah kapasitor yang ketinggian muatannya lebih
akan menyebabkan lepasnya muatan listrik lebih dulu kemudian terjadi
hubungan antara kaki transistor dengan kapasitor yang kondisinya sedang
on.Untuk dapat lebih memahami rangkaian flip flop maka dilakukanlah
percobaan praktikum ini.

B. Tujuan Percobaan

Tujuan dilakukannya percobaan ini adalah mampu membuat rangkaian

Latch dan berbagai macam rangkaian Latch
 II. TINJAUAN PUSTAKA

A. Lacth

Latch sering disebut level-sensitif karena output mereka mengikuti input

mereka selama mereka diaktifkan. Mereka transparan selama seluruh
waktu ini ketika sinyal diaktifkan ditegaskan. Ada situasi ketika lebih
berguna untuk mengubah output hanya di tepi naik atau turun dari sinyal
aktifkan. Sinyal aktif ini biasanya merupakan sinyal pengontrol jam.
Dengan demikian, kita dapat memiliki semua perubahan yang
disinkronkan ke tepi naik atau turun jam. Flip-flop yang dipicu tepi
mencapai ini dengan menggabungkan serangkaian sepasang pengait.
Gambar 2 (a) menunjukkan flip-flop D yang dipicu positif, di mana dua
buah pengait D terhubung dalam seri dan sinyal jam Clk terhubung ke
input E pada latch, satu secara langsung, dan satu lagi melalui inverter.
Latch pertama disebut latch utama. Latch master diaktifkan ketika Clk = 0
dan mengikuti input utama D. Ketika Clk adalah 1, gerendel master
dinonaktifkan tetapi gerendel kedua, yang disebut latch budak, diaktifkan
sehingga output dari latch utama ditransfer ke latch budak. Slave latch
diaktifkan selama Clk = 1, tetapi isinya hanya berubah pada awal siklus,
yaitu hanya di tepi naik sinyal karena sekali Clk adalah 1, latch master
dinonaktifkan dan jadi masukan ke pengait budak tidak akan berubah.
Sirkuit Gambar 2 (a) disebut flip-flop yang dipicu tepi positif karena
output Q pada pengait slave hanya berubah di tepi naik jam. Jika gerendel
budak diaktifkan ketika jam rendah, maka itu disebut sebagai flip-flop
yang dipicu tepi 3ymbol3e. Sirkuit Gambar 2 (a) juga disebut sebagai flip-
flop masterslave D karena dua latch yang digunakan dalam rangkaian.
 4

Gambar 2 (b) dan (c) menunjukkan tabel kebenaran dan 4ymbol logika
masing-masing. Gambar 2 (d) menunjukkan diagram waktu untuk D flip-
flop (Widyastuti , 2018).

B. Flip-Flop

Flip-flop merupakan elemen rangkaian logika sekuensial, yakni rangkaian

yang keluarannya tergantung pada keluaran sebelumnya. Karena sifat-
sifatnya, flip-flop disebut juga pengingat (memory) 1-bit. Sekumpulan
flip-flop dapat membentuk sel pengingat beberapa bit. Flip-flop
memegang peranan yang sangat penting di dalam perancangan rangkaian
logika sekuensial. Dari flip-flop dapat dibangun rangkaian register yang
merupakan pengingat dengan banyak bit, dan rangkaian pencacah
(counter). Rangkaian-rangkaian tersebut merupakan dasar bagi
perancangan perangkat keras komputer.

Percobaan dengan topik ini ditujukan untuk menyelidiki watak berbagai

macam flip-flop yakni jenis flip-flop Set-Reset (FFSR), flip-flop JK
(FFJK), flip-flop D (FFD), dan flip-flop T (FFT). Selain itu, melalui
percobaan ini dapat pula diselidiki watak rangkaian toggle sebagai elemen
pencacah, yang dibangun dari FFJK, FFD dan FFT. Menentukan Watak
FFSR (Set-Reset) Rangkaian FFSR menggunakan gerbang NOR dan tabel
kebenarannya ditunjukkan pada gambar di bawah ini.

Gambar 1. Rangkaian FFSR menggunakan gerbang NOR

Penyusunan rangkaian tersebut di atas breadboard dilakukan dengan

menyediakan terlebih dahulu sebuah IC 7428 (NOR), sebuah saklar ganda
 5

dan 2 buah LED pada papan breadboard. Selanjutnya, pasang catu daya
pada IC yang digunakan, pasang saklar logika pada input S dan R dan
indikator LED pada output Q dan Q. Salah satu bentuk susunan rangkaian
FFSR menggunakan simulator breadboard (Muchlas, 2020).

C. Jenis-Jenis Flip-Flop

Flip-flop adalah rangkaian yang outputnya memiliki dua keadaan stabil

pada waktu yang bersamaan. Flip-flop terdiri dari rangkaian gerbang
logika yang dirancang, jadi jika ada apa pun yang masuk ke dalamnya
maka akan diingat dalam rangkaian tersebut selama adanya aliran listrik.
Adapun beberapa jenis flip-flop yaitu:
1. Flip-Flop JK
Flip-flop JK merupakan penyempurnaan dari flip-flop RS terutama
untuk mengatasi kondisi bistabil. Kondisi masukan J=1 dan K=1 akan
membuat kondisi keluaran berlawanan dengan kondisi keluaran
sebelumnya.

Gambar 2. Rangkaian Flip-Flop JK

2. Flip-Flop D
Flip-flop D merupakan flip-flop RS yang dimodifikasi, sehingga
hanya satu masukan yang selalu berlawanan. Flip-flop D juga
merupakan rangkaian dasar dari register.
 6

Gambar 3. Rangkaian Flip-Flop D

3. Flip-Flop T
Flip-flop T atau flip-flop Toggle merupakan flip-flop JK yang kedua
masukannya (J dan K) digabungkan menjadi satu, sehingga hanya ada
satu input saja. Karakteristik dari flip-flop T ini adalah kondisi
keluaran akan selalu berlawanan dengan kondisi sebelumnya apabila
diberikan masukan logika 1.

Gambar 4. Rangkaian Flip-Flop T

(Arifin , 2019).

D. Gerbang NOR dan Gerban NAND

Selain gerbang logika dasar AND, OR, dan NOT, terdapat dua buah
gerbang yakni NAND dan NOR yang sangat penting peranannya dalam
perancangan dan analisis rangkaian logika.

Kedua gerbang tersebut sangat penting karena memiliki sifat universal,

yakni dapat menggantikan gerbang logika dasar dalam membangun semua
rangkaian logika.
 7

1. Gerbang NOR

NOR merupakan gerbang logika gabungan dari gerbang OR dan

gerbang NOT. Outputnya kebalikan dari output gerbang OR.

Persamaan logikanya adalah:

Y=A+B…………………….……………..(1)
Simbol, tabel kebenaran dan IC nya ditunjukkan gambar berikut ini.

Gambar 5. Simbol Gerbang NOR

Gambar 6. Tabel Kebenaran Gerbang NOR

Gambar 7. IC NOR 7402

 8

2. Gerbang NAND
NAND adalah gerbang logika yang di dalamnya terdapat gabungan
gerbang AND dan gerbang NOT. Outputnya merupakan kebalikan dari
gerbang AND dengan persamaan logika:
Y=AB…………………………………..…(2)
Simbol, tabel kebenaran dan IC nya ditunjukkan gambar berikut ini.

Gambar 8. Simbol Gerbang NAND

Gambar 9. Tabel Kebenaran NAND

Gambar 10. IC NAND 7400

(Muchlas, 2013).
 III. PROSEDUR PERCOBAAN

A. Alat dan Bahan

Adapun alat dan bahan yang digunakan pada percobaan ini sebagai berikut.

Gambar 11. Sumber tegangan 5 volt DC

Gambar 12. Kabel kawat tunggal

Gambar 13. Protoboard

 10

Gambar 14. Lampu led

Gambar 15. IC 74LS series dan data sheet

B. Prosedur Percobaan

Adapun prosedur percobaan dari percobaan ini sebagai berikut.

1. Menyusun rangkaian flip-flop RS dengan menggunakan gerbang

NAND, kemudian isikan hasil pengamatan kedalam tabel yang telah
disediakan.
2. Menyusun rangkaian flip-flop RS dengan menggunakan gerbang
NOR, kemudian isikan hasil pengamatan kedalam tabel yang telah
disediakan.
3. Menyusun rangkaian flip-flop RS tergerbang dengan menggunakan
gerbang NAND, kemudian isikan hasil pengamatan kedalam tabel
yang telah disediakan.
4. Menyusun rangkaian flip-flop RS tergerbang dengan menggunakan
gerbang NOR, kemudian mengisi hasil pengamatan kedalam tabel
yang telah disediakan.
5. Menjawab pertanyaan di bawah ini dalam laporan .
a. Pada flip-flop input A atau S disebut sebagai SET input, dan input
B atau R disebut sebagai RESET input. Apa sebabnya.
 11

b. Bagaimanakan arah perubahan output Q1 untuk A = B = 0 untuk

masing masing jenis flip-flop RS ?
c. Bagaimanakan arah perubahan output Q1 untuk A = B = 1 untuk
masing masing jenis flip-flop RS ?
d. Bagaimanakah hubungan nalar antara Q1 dan Q2.
e. Pada flip-flop RS tergerbang untuk Clock = 0, bagaimanakah
keadaan output untuk sembarang kombinasi input ?
 IV. HASIL DAN PEMBAHASAN

A. Data Hasil Pengamatan

Adapun data hasil pengamatan yang diperoleh pada percobaan ini sebagai
berikut.
Tabel 1. Tabel Kebenaran rangkaian Flip Flop RS NAND
INPUT OUTPUT
A B P Q
0 0 1 1
1 0 0 1
0 1 1 0
1 1 1 0

Tabel 2. Tabel Kebenaran rangkaian Flip Flop RS NOR

INPUT
R S
0 0
1 0
0 1
1 1
Ket. :
*: tidak menentu
M: Sama seperti keadaan awal
OUTPUT
Q Q’
* *
0 1
1 0
M M

Tabel 3. Tabel Kebenaran rangkaian Flip Flop RS Tergerbang

INPUT OUTPUT
CLOCK R S Q Q’
1 0 0 * *
1 1 0 1 0
1 0 1 0 1
1 1 1 0 0
Ket. :
*: tidak menentu
M: Sama seperti keadaan awal
 13

Tabel 4. Tabel Kebenaran rangkaian Flip Flop D Gerbang NAND

INPUT OUTPUT
CLOCK D Q Q’
0 X * *
1 0 0 1
1 1 1 0
Ket. :
*: tidak menentu
M: Sama seperti keadaan awal

Tabel 5. Tabel Kebenaran rangkaian Flip Flop D Gerbang NOR

INPUT OUTPUT
CLOCK D Q Q’
0 0 0 1
1 0 0 1
1 1 0 1

Tabel 6. Tabel Kebenaran rangkaian Flip Flop JK

INPUT OUTPUT
CLOCK J K Q Q’
0 0 0 Tidak Tidak
Berubah Berubah
0 1 0 0 1
0 0 1 0 1
0 1 1 0 1
1 0 0 1 1
1 1 0 1 1
1 0 1 Tidak Tidak
Berubah Berubah
1 1 1 1 1

B. Pembahasan

Tujuan dari percobaan praktikum ini yaitu mampu membuat rangkaian Latch
dan berbagai macam rangkaian Lacth. Flip-flop merupakan rangkaian
elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk
menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika
yang bersifat Multivibrator Bistabil. Dikatakan Multibrator Bistabil karena
kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan
 14

hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu. Flip-
flop mempunyai dua Output (Keluaran) yang salah satu outputnya merupakan
komplemen Output yang lain. Pada percobaan ini kita membuat rangkaian
yang terdiri dari rangkaian flip-flop RS gerbang NAND, rangkaian flip-flop
RS gerbang NOR, rangkaian flip-flop RS Tergerbang, rangkaian flip-flop D
gerbang NAND, rangkaian flip-flop D gerbang NOR, rangkaian flip-flop JK.

Rangkaian flip-flop RS (RS) adalah rangkaian memori dasar yang

mempunyai dua Output yang berlawanan yaitu Q dan Q’. Flip-flop ini dapat
dibangun dengan NAND gate dan NOR gate.

Gambar 16. Rangkaian Flip Flop RS Gerbang NAND

Gambar 17. Rangkaian Flip Flop RS Gerbang NOR

Rangkaian flip-flop yang memiliki sebuah terminal input untuk pulsa CLCK
(Clock). Fungsi dari pulsa ini adalah untuk mengaktifkan flip-flop sehingga
 15

diperoleh keadaan output yang sesuai dengan keadaan R dan S yang diberikan
pada flip flop tersebut.

Gambar 18. Rangkaian Flip Flop RS Tergerbang

Flip-flop D mempunyai karakteristik akan menghasilkan output yang sama

dengan logika pada jalur D bila ada clock positif. Bila tidak maka flip-flop
tersebut ada dalam keadaan mengingat (memori). Nama flip-flop ini berasal
dari Delay. Flip-flop ini mempunyai hanya satu masukan, yaitu D. Flip-flop
ini dapat dibangun dengan NAND gate dan NOR gate.

Gambar 19. Rangkaian Flip Flop D Gerbang NAND

 16

Gambar 20. Rangkaian Flip Flop D Gerbang NOR

Flip-flop JK merupakan elemen memori yang ideal digunakan sebagai

pencacah, pembagi frekuensi, dan register. Flip-flop ini mengatasi kelemahan
flip-flop RS, yang tidak mengizinkan pemberian masukan R=S= 1, dengan
meng-AND-kan masukan dari luar dengan keluaran.

Gambar 21. Rangkaian Flip Flop JK

Penerapan flip flop dalam kehidupan sehari-hari berupa lampu berjalan atau
lampu berkedip yang memiliki interval tertentu. Contoh kasus penggunaan
flip flop dalam kehidupan sehari-hari adalah sebagai berikut:
1. Lampu lalu lintas
2. Running led
3. Lampu hias
Flip-flop merupakan rangkaian dari gerbang logika yang menyimpan suatu
keadaan secara semi permanen atau secara sementara. Keadaan yang
disimpan hanya berupa 2 (dua) keadaan, yaitu : logika on dan off atau high
and low atau 1 dan 0. Keadaan bisa bersifat semi permanen dikarenakan jika
sumber arus terputus maka data pada flip-flop akan hilang.
 17

Jk flip-flop merupakan jenis flip-flop yang dibangun dengan dua buah SR

flip-flop clocked yang digabungkan menjadi satu. Yang mana kedua output
dari flip-flop yang pertama dihubungkan dengan input flip-flop kedua secara
berderet. Sedangkan output flip-flop yang kedua diumpanbalikan kepada
input flip-flop yang pertama sehingga flip-flop yang pertama dapat disebut
sebagai master (induk), dan flip-flop kedua disebut
sebagai slave (pembantu).JK-FF dibangun dari dua rangkaian SR-FF, input
diberikan melalui S dan R pertama dan output dari output SR-FF yang kedua.
Pulsa clock berfungsi sebagai trigger agar input yang diberikan akan
dieksekusi dan menghasilkan output Q dan Q ’.
Rangkaian flip-flop D tersusun atas SR flip-flop yang sedikit dimodifikasi
dengan tambahan gerbang NOT (inverter) yang menghasilkan input baru D.
Informasi data yang berada pada masukan D akan disimpan pada output Q
hanya apabila input clock Cp dalam keadaan 1 pulsa. namun jika clock Cp
berkondisi 0, maka perubahan informasi pada input D tidak akan
mempengaruhi output Q sampai kondisi Cp 1 kembali. Pada contoh
pengaplikasian D flip-flop dalam menyimpan informasi, ketika akan
membuat penyimpanan data sebanyak 4 bit, maka diperlukan empat buah D
flip-flop, dan seterusnya. Adapun contoh konfigurasi rangkaian D Flip-flop
untuk menyimpanan data 4 bit.
Adapun beberapa jenis rangkaian flip flop yaitu:
1. Flip flop RS
2. Flip flop D
3. Flip flop T
4. Flip flop T
Adapun kendala pada pada praktikum ini yaitu praktikum dilaksanakan secara
offline sehingga materi yang disampaikan kurang maksimal. Dan hanya
memakai aplikasi sehingga ketika akan merangkai alat secara langsung
terkadang masih bingung membedakan jenis-jenis gerbang logika.
 V. KESIMPULAN

Adapun kesimpulan yang dapat diambil dari percobaan ini sebagai berikut.
1. Pada rangkaian flip flop RS gerbang NAND ketika input A dan B adalah 0
didapat output P dan Q adalah 1. Ketika nilai A = 1 dan B = 0 didapatkan
output P = 0 dan Q = 1. Ketika nilai A = 0 dan B = 1 didapatkan output P =
1 dan Q = 0. Dan ketika nilai A = 1 dan B = 1 didapatkan output P = 1 dan
Q = 0.
2. Pada rangkaian flip flop RS gerbang NOR ketika input R dan S adalah 0
didapat output Q dan Q’ adalah tidak menentu. Ketika nilai R = 1 dan S = 0
didapatkan output Q = 0 dan Q’ = 1. Ketika nilai R = 0 dan S = 1 didapatkan
output Q = 1 dan Q’ = 0. Dan ketika nilai R = 1 dan S = 1 didapatkan output
Q dan Q’ adalah sama seperti keadaan awal.
3. Rangkaian flip flop D hanya memiliki satu masukan yaitu D.
4. Pada rangkaian flip flop RS tergerbang terdapat clock yang berfungsi untuk
mengaktifkan flip flop sehingga diperoleh keadaan output yang sesuai
dengan keadaan R dan S yang diberikan pada flip flop tersebut.
5. Pada rangkaian flip flop JK terdapat output Q dan Q’ yang tidak berubah
yaitu ketika nilai clock dan input J serta K adalah 0. Dan ketika clock
bernilai 1 serta nilai J dan K adalah 0.
 DAFTAR PUSTAKA

Arifin, Jaenal. Anggun Fitrian Isnawati, dan Risa Farrid Christianti. 2019. Teknik
Digital. ANDI. Yogyakarta.

Muchlas. 2013. Dasar-Dasar Rangkaian Digital. UAD Press. Yogyakarta.

Muchlas. Chrish Bailey, dan Michael Freeman. 2020. Perangkat Pembelajaran

Teknik Digital. UAD Press. Yogyakarta.

Widyastuti. Hamzah Afandi, dan Ganjar Febriyani Pratiwi. 2018. Perancangan

Diskrit D Flip Flop Menggunakan Teknologi CMOS 0.35μm. Seminar
Nasional Edusaintek.
LAMPIRAN
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

PERANCANGAN DISKRIT D FLIP-FLOP MENGGUNAKAN TEKNOLOGI
CMOS 0.35 µm
1) 2) 2)
Widyastuti , Hamzah Afandi , Ganjar Febriyani pratiwi
1
CetakTebaldanNamaTidakBolehDisingkat] Teknik
Elektro, Universitas Gunadarma (penulis 1) email:
widyast@staff.gunadarma.ac.id
2
Teknik Elektro, Universitas Gunadarma (penulis 2)
email: hamzah@staff.gunadarma.ac.id
3
Teknik Elektro, Universitas Gunadarma (penulis 3)
email: ganjar_pratiwi@staff.gunadarma.ac.id

Abstract

Accumulator dump is one of the tools used to convert serial data into parallel
data on RFID communications. Accumulator dump on RFID communication
consists of a series of counters and registers, where one of the supporting
circuits in the counter and register is D flip-flop. D flip-flops are one type of flip-
flop that is built using RS flip-flops. Discrete circuit design Master-slave flip-
flops are built using NAND logic gates built using 0.35 µm CMOS technology.
The results of the D flip-flop circuit design are simulated using LT- SPICE
software to see the speed of response and power dissipation in the circuit.

Keywords: RFID, CMOS 0.35 µm, D flip-flop, Dump Accumulator, NAND logic

1. PENDAHULUAN
Flip-flop adalah rangkaian digital yang mampu menyimpan sementara 1 bit masukkannya
sampai ada perintah untuk mengganti isi bit masukan yang disimpan tersebut [1]. D flip-flop adalah
salah satu jenis flip-flop yang dibangun dengan menggunakan flip-flop RS. Flip-flop RS memiliki 2
masukan R dan S, sedangkan pada D flip-flop memiliki hanya 1 masukan yaitu D. D flip-flop bisa
diaplikasikan pada berbagai macam peralatan elektronik pada berbagai bidang. Beberapa bidang yang
memanfaatkan D flip-flop pada aplikasinya adalah pengiriman daya, infrastruktur jaringan, medis,
kesehatan, penerangan, sistem otomasi gedung, infrastruktur komunikasi, pengukuran.
Radio Frequency Identification (RFID) adalah teknologi komunikasi yang memanfaatkan
gelombang elektromagnetik (frekuensi radio). Teknologi RFID sudah banyak digunakan di berbagai
aspek kehidupan sehari-hari khususnya dibidang pembayaran elektronik (e-commerce). Pada
penelitian ini, teknologi RFID digunakan pada bidang pertanian, khususnya bagian pembibitan
tanaman. RFID tag yang sudah terintegrasi dengan sensor pemantau kesuburan tanah, dipasang pada
media tanam untuk selanjutnya mengirimkan data hasil pemantauan kesuburan media tanam kepada
RFID reader ketika reader didekatkan kepada RFID tag. Data yang dikirimkan berupa data digital.
Pada komunikasi data digital, komunikasi data dapat dilakukan dengan cara komunikasi serial maupun
komunikasi paralel. Masing-masing cara komunikasi tersebut memiliki kekurangan dan kelebihan
masing-masing. Pada komunikasi RFID ini data serial diubah menjadi data paralel. Salah satu alat
yang digunakan untuk mengubah data serial menjadi data paralel adalah dengan menggunakan Dump
Accumulator.
Dump Accumulator terdiri dari rangkaian Counter dan Register seperti pada gambar

199
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

1. Baik Counter maupun register, salah satu komponen pembangunnya adalah flip-flop.
Rangkian counter dan register tersebut dapat dibangun dengan menggunakan D flip flop
ataupun JK flip flop. Pada penelitian ini, counter dan register yang dirancang adalah dengan
menggunakan D flip-flop master-slave.

200
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

COUNTER REGISTER

AND Logic D Flip-flop

Gambar 1. Skema rangkaian Dump Accumulator

Rangkaian D flip-flop bisa dibangun dengan berbagai macam rangkaian dan gerbang logika. Salah
satu cara membangun D flip-flop adalah dengan menggunakan susunan 4 gerbang logika NAND.
Perancangan rangkaianD Flip-flop
D Flip-flop ini disusun
Half Adderdengan 4 gerbang NAND yang dibangun
menggunakan teknologi CMOS 0.35 µm. Hasil rancangan D flip-flop dengan rangkaian CMOS 0.35
µm tersebut disimulasikan menggunakan perangkat lunak LT-SPICE. D flip-flop dengan rangkaian
CMOS 0.35 µm ini dirancang agar bisa menghasilkan waktu respons yang cepat dan disipasi daya
yang sangat rendah.

2. KAJIAN LITERATUR
Latch dan flip-flop adalah elemen dasar untuk menyimpan informasi. Satu latch atau flip-flop
dapat menyimpan satu bitinformasi. Perbedaan utama antara latch dan flip-flop adalah bahwa untuk
latch, output mereka terus-menerusdipengaruhi oleh input mereka selama sinyal diaktifkan
dinyatakan. Dengan kata lain, ketika mereka diaktifkan, konten mereka segera berubah ketika
masukan mereka berubah. Flip-flop, di sisi lain, memiliki konten yang hanya berubah baik di tepi naik
atau turun dari sinyal aktifkan. Sinyal pengendali ini merupakan sinyal pengontrol jam. Setelah tepi
jam naik atau turun, konten flip-flop tetap konstan bahkan jika input berubah. Pada dasarnya ada
empat jenis utama latch dan flip-flop: SR, D, JK, dan T. Perbedaan utama dalam jenis flip-flop ini
adalah jumlah input yang mereka miliki dan bagaimana mereka mengubah negara. Untuk setiap jenis,
ada variasi berbeda yang meningkatkan operasi mereka. Dalam bab ini, kita akan melihat operasi
berbagai latch dan flipflops.
Latch sering disebut level-sensitif karena output mereka mengikuti input mereka selama
mereka diaktifkan. Mereka transparan selama seluruh waktu ini ketika sinyal diaktifkan ditegaskan.
Ada situasi ketika lebih berguna untuk mengubah output hanya di tepi naik atau turun dari sinyal
aktifkan. Sinyal aktif ini biasanya merupakan sinyal pengontrol jam. Dengan demikian, kita dapat
memiliki semua perubahan yang disinkronkan ke tepi naik atau turun jam. Flip-flop yang dipicu tepi
mencapai ini dengan menggabungkan serangkaian sepasang pengait. Gambar 2 (a) menunjukkan flip-
flop D yang dipicu positif, di mana dua buah pengait D terhubung dalam seri dan sinyal jam Clk
terhubung ke input E pada latch, satu secara langsung, dan satu lagi melalui inverter. Latch pertama
disebut latch utama. Latch master diaktifkan ketika Clk = 0 dan mengikuti input utama D. Ketika Clk
adalah 1, gerendel master dinonaktifkan tetapi gerendel kedua, yang disebut latch budak, diaktifkan
sehingga output dari latch utama ditransfer ke latch budak. Slave latch diaktifkan selama Clk
= 1, tetapi isinya hanya berubah pada awal siklus, yaitu hanya di tepi naik sinyal karena sekali Clk
adalah 1, latch master dinonaktifkan dan jadi masukan ke pengait budak tidak akan berubah. Sirkuit
Gambar 2 (a) disebut flip-flop yang dipicu tepi positif karena output Q pada pengait slave hanya
berubah di tepi naik jam. Jika gerendel budak diaktifkan ketika jam rendah, maka itu disebut sebagai
flip-flop yang dipicu tepi negatif. Sirkuit Gambar 2 (a) juga disebut sebagai flip-flop masterslave D
karena dua latch yang digunakan dalam rangkaian. Gambar 2 (b) dan (c) menunjukkan tabel
kebenaran dan simbol logika masing-masing. Gambar 2 (d) menunjukkan diagram waktu untuk D flip-
flop.

201
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

Gambar 2. Master-slave positive-edge-triggered D flip-flop: (a) sirkuit menggunakan latch D; (b)

tabel kebenaran; (c) logika simbol;

3. METODE PENELITIAN
Penelitian ini merupakan perancangan D flip-flop master-slave yang dibangun dengan
menggunakan gerbang logika NAND dengan teknologi CMOS 0.35 µm. Perancangan awal dimulai
dengan menentukan skema rangkaian dari D flip-flop master-slave. Kemudian selanjutnya merancang
gerbang logika NAND dengan menggunakan CMOS 0.35 µm. Selanjutnya menggabungkan gerbang
logika NAND tersebut menjadi rangkian D flip-flop. Semua rangkaian tersebut di rancang dan
disimulasikan menggunakan perangkat lunak LT- SPICE.

3.1 SKEMA RANCANGAN D-FLIP FLOP

Rangkaian D flip-flop yang dirancang adalah D flip-flop master-slave. Konfigurasi dari D fli-
flop master-slave memiliki keuntungan yaitu edge-trigged, yaitu aktif ketika dipicu di awal clock [2].
Rangkaian master-slave D flip-flop memiliki 2 D flip-flop yang saling terhubung, yaitu sebagai master
dan sebagai slave. Rangkaian ini dirancang sebagai toggle master-slave D flip-flop, dimana keluaran
Q’ diumpankan ke masukan D, sehingga masukannya bergantung pada keluaran dari Q’. Rangkaian
ini didesain ketika clock naik, input D disimpan pada latch pertama, tetapi latch kedua tidak
mengubah status. Ketika clock rendah, output latch pertama disimpan di latch kedua, tetapi latch
pertama tidak mengubah status. Dengan demikian keluaran Q hanya akan berubah jika clock rendah,
dan ketika clock tinggi maka keluaran Q akan mempertahankan keadaan sebelumnya. Perancangan
rangkaian D flip-flop pada penelitian ini mengikuti skema seperti gambar 3.

202
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

.

Gambar 3. Skema perancangan rangkaian D-flipflop menggunakan susunan gerbang logika

NAND

Skema pada gambar 3 tersebut disusun menggunnakan 4 buah gerbang logika NAND dan 2
buah gerbang logika NOT. Masukan D pada flip-flop adalah keluaran dari Q’, sehingga keluaran Q
bergantung dari kelaran Q’. Rancangan D flip-flop seperti ini disebut juga sebagai D flip-flop master-
slave toggle.

3.2 RANCANGAN RANGKAIAN GERBANG LOGIKA NAND

DENGAN TEKNOLOGI CMOS 0.35 µm
Gerbang logika NAND merupakan gabungan antara gerbang logika AND dan NOT (NOT-
AND), dengan demikian tabel kebenaran dari gerbang NAND bisa disusun sesuai dengan keluaran
NOT-AND. Adapun tabel kebenaran dari gerbang NAND adalah seperti pada tabel 2. Gerbang NAND
yang digunakan pada perancangan ini dengan menggunakan teknologi CMOS 0.35 µm.

Tabel 2. Tabel Kebenaran rancangan gerbang logika NAND

INPUT
OUTPUT
A B
0 0 1
0 1 1
1 0 1
1 1 0

Rancangan Gerbang logika NAND dibangun dengan rangkaian CMOS 0.35 µm yang
disusun sedemikian rupa sehingga dapat menghasilkan keluaran yang sesuai dengan tabel kebenaran
NAND seperti pada tabel 2. Adapun skema rangkaian CMOS 0.35 µm untuk membangun gerbang
logika NAND dapat dilihat pada gambar 4.

203
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

Gambar 4. Rangkaian gerbang logika NAND dengan CMOS

Rancangan gerbang NAND menggunakan teknologi CMOS 0.35 µm pada gambar 4, digambar
menggunakan perangkat lunak LT-SPICE. Rancangan rangkaian gerbang NAND dengan CMOS pada
gambar 4 adalah untuk 1 gerbang NAND dengan dua masukan.

3.3 RANCANGAN RANGKAIAN D - FLIP FLOP DENGAN TEKNOLOGI

CMOS
0.35 µm

Rangkaian gerbang logika NAND pada gambar 4 adalah skema rangkaian untuk 1 gerbang
logika NAND. Untuk membangun D flip-flop sesuai skema pada gambar 3, maka dibutuhkan 4 buah
susunan rangkaian gerbang NAND seperti pada gambar 4 dan 1 buah rangkaian gerbang NOT dengan
teknologi CMOS 0.35 µm. Jika 4 buah gerbang NAND dan 1 buah gerbang NOT dengan CMOS
disusun mengikuti skema pada gambar 3, maka akan menghasilkan rangkaian D flip-Flop dengan
teknologi CMOS 0.35 µm seperti pada gambar 5.

Gambar 5. Rancangan Rangkaian D-Flipflop dengan teknologi CMOS 0.35 µm

204
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

Perancangan rangkaian D Flip-flop dengan teknologi CMOS 0.35 µm pada gambar 5, dibuat
menggunakan perangkat lunak LT-SPICE. Pada rancangan gambar 4 tersebut, masukan D
mendapatkan sinyal dari keluaran Qi, dimana Qi adalah kebalikan dari Q. Tipe rancangan seperti pada
gambar 5 adalah D Flip-flop master slave toggle.

4. HASIL SIMULASI
Rangkaian yang telah dirancang tersebut selanjutnya disimulasikan dengan menggunakan
perangkat lunak LT-SPICE, dengan diberikan tegangan sebesar 3.3 Volt. Simulasi dimaksudkan untuk
melihat gelombang keluaran untuk melihat waktu respon dan daya disipasi. Waktu respon adalah
Kecepatan respon pada rangkaian D flip-flop ini adalah seberapa cepat sebuah sistem dapat
memberikan keluaran yang baik, yaitu keluaran berupa gelombang kotak yang sama dengan masukan
yang diberikan.

4.1 SIMULASI GELOMBANG KELUARAN GERBANG LOGIKA NAND

Perangkat lunak LT-SPICE selain digunakan untuk menggambar dan merancang rangkaian,
juga digunakan untuk simulasi hasil rangcangan rangkaian. Rancangan gerbang logika NAND pada
gambar 4, disimulasikan dengan menggunakan perangkat lunak LT SPICE, untuk melihat gelombang
keluaran yang dihasilkan oleh gerbang logika NAND tersebut apakah sudah sesuai dengan tabel
kebenaran pada tabel 2. Hasil dari simulasi gelombang keluaran gerbang rangkaian logika NAND
pada gambar 4 adalah seperti pada gambar 6.

Gambar 6. Hasil simulasi gelombang keluaran gerbang logika NAND

Dari gambar 6 bisa disimpulkan jika gelombang hasil keluaran dari gerbang logika NAND
adalah sesuai dengan tabel 2. Dengan demikian maka rancangan gerbang logika NAND pada gambar
4 sudah sesuai dengan yang diharapkan. Sehingga gerbang logika NAND tersebut bisa digunakan
untuk membangun rangkaian D flip-flop berbasis gerbang NAND seperti skema yang sudah dirancang
pada gambar 3.

4.2 SIMULASI GELOMBANG KELUARAN D FLIP-FLOP

Rancangan rangkaian D flip-flop pada gambar 5, disimulasikan menggunakan perangkat
lunak LT-SPICE. Gambar 7 adalah hasil dari simulasi rangkaian D flip-flop dengan teknologi CMOS
0.35 µm.

209
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

Gambar 7. Hasil simulasi rangkaian D flip-flop pada frekuensi 16 MHz

Hasil simulasi pada gambar 7 adalah ketika pada keadaan frekuensi 16 MHz. Pada kondisi
ini, gelombang keluaran Q terlihat kotak, ini adalah kondisi dimana gelombang keluaran Q masih
dalam keadaan baik. Ketika frekuensi dinaikkan sampai pada frekuensi 20 MHz, keluaran Q mulai
mengalami kemiringan. Tingkat kemiringan pada keluaran Q adalah kecepatan respon dari rangkaian
ini. Kecepatan respon pada rangkaian D flip-flop ini adalah seberapa cepat sebuah sistem dapat
memberikan keluaran yang baik, yaitu keluaran berupa gelombang kotak yang sama dengan masukan
yang diberikan.
Berdasarkan simulasi saat frekuensi 20 MHz, gelombang keluaran Q mengalami kemiringan
sebesar 0.2 ns (nano second). Berdasarkan data simulasi tersebut, maka kecepatan respon rangkaian D
flip-flop pada rancangan ini adalah sebesar 0.2 ns. Dengan kata lain, rangkaian D flip-flop ini akan
menghasilkan keluaran yang baik dengan kecepatan
0.2 ns dari waktu masukan yang diberikan.
Nilai arus dan disipasi daya pada simulasi menggunakan perangkat lunak LT SPICE ini,
sudah tertera secara otomatis ketika simulasi dijalankan. Besarnya arus dan didipasi daya pada
rancangan rangkaian D flip-flop ini adalah seperti terlihat pada gambar 8.

Gambar 8. Hasil pengukuran arus dan disipasi daya rangkaian D flipflop pada LT-SPICE

Berdasarkan data yang tertera pada gambar 8, nilai arus pada simulasi rancangan
rangkaian D flip-flop ini adalah sebesar 49.223074 pA. Tegangan yang diberikan pada rangkaian ini
adalah sebesar 3.3 Volt DC. Sehingga daya disipasi rangkaian D flip-flop ini adalah sebesar
162.43614 pWatt.

5. SIMPULAN
Rancangan D flip-flop master-slave toggle yang dibangun dengan gerbang logika NAND
dengan teknologi CMOS 0.35 µm memiliki waktu respon sebesar 0.2 ns dan memiliki disipasi daya
sebesar 162.43614 pWatt. Hasil tersebut didapatkan dari hasil simulasi menggunakan LT SPICE.

210
Seminar Nasional Edusainstek ISBN : 978-602-5614-35-4

FMIPA UNIMUS 2018

6. REFERENSI
Malvino, Albert Paul, and Leach, Donald P, Prinsip-prinsip dan penerapan digital, 3rd
Edition, transaleted by: Wijaya, irwan, Jakarta: Erlangga, 1987

“Flip-Flops”,https://www.csun.edu/~rd436460/DigitalElectronics/Chapter%205.pdf

A. Sahu,”Clocked R-S, D, J-K dan T Flip-Flop”, https://www.iitg.ac.in/asahu/cs221-

2011/Lects/Lec13.pdf

“Latches and Flip-Flop”,

https://cse.yeditepe.edu.tr/~ayildiz/attachments/flipflops.pdf Lecture 18,EECS 105
Fall 1998,

https://inst.eecs.berkeley.edu/~ee105/fa98/lectures_fall_98/100598_lecture18.pdf

“Logic Gates”,
https://courses.cs.washington.edu/courses/cse370/08wi/pdfs/lectures/04-
Logic%20gates.pdf

211