Capítulo 8

DISEÑO DE CIRCUITOS SECUENCIALES

El análisis de circuitos secuenciales básicamente consiste en lo siguiente : dado un circuito hay

que describir su comportamiento verbalmente o, al menos, mediante la tabla o el diagrama de
estados . Este Capítulo esta dedicado al proceso inverso, esto es, dada una función secuencial
hay que obtener un circuito que la implemente . A este proceso es lo que se le llama el diseño
de circuitos secuenciales . Más concretamente, en este Capítulo se va a tratar el proceso de
diseño de circuitos secuenciales síncronos .

PASOS DEL PROCESO DE DISEÑO

Existe un procedimiento formado por un conjunto de pasos que permite realizar este proceso
de una forma lo más sistemática posible . Este conjunto de pasos es el que se muestra en la
figura:
Descripción
verbal
l
Descripción formal :
Tabla o Diagrama de estados/salida
l Reducción de estados
Tabla mínima de estados/salida
1 Asignación de estados
Tabla de transición/salida
1 Elección de bi estables
Tabla de excitación/salida
l Síntesis de fun ciones combinacionales
Ecuaciones de excitación y de salida
i
Circuito

197
 198 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

A continuación se describe en qué consiste cada uno de estos de pasos .

1 . El primer paso consiste en generar una descripción formal del comportamiento a par-
tir del enunciado de la función secuencial . La descripción formal consiste en la tabla o el
diagrama de estados siguiendo alguno de los dos modelos de máquina secuencial, el de Mealy
o el de Moore . La forma de obtenerla depende en gran medida de la función secuencial, de for-
ma que no existe un único método que sea válido para cualquier enunciado de función secuen-
cial . Es un paso no sistemático . Por este motivo es el paso más difícil de realizar y de lo bien
que se haga depende en gran medida el buen desarrollo del resto del proceso de diseño .
2 . El segundo paso consiste en obtener la tabla de estados mínima. Esta es una nueva
tabla de estados equivalente con la obtenida en el paso anterior (i .e ., dan lugar al mismo com-
portamiento de entrada-salida) con el menor número de estados posible . Este paso se llama de
reducción de estados y existe un método sistemático que permite realizar dicha reducción en
tablas de estados completamente especificadas . Este método se presenta en el problema 6 .
3 . De la tabla mínima de estados hay que pasar a la tabla de transición/salida . En esta
nueva tabla se representan los estados por un código binario . Este código binario debe ser al-
macenado por el circuito y para ello se utilizan un conjunto de biestables, tantos como bits ten-
ga el código . Esta asociación de un código binario a cada estado es lo que se llama la asigna-
ción de estados . La asignación determina cómo va a ser la tabla de excitación y de salida y, por
tanto, afecta al coste del circuito . Como criterio básico, en este Capítulo se va a utilizar el me-
nor número posible de variables de estados, lo que significa diseñar circuitos con el menor nú-
mero de biestables posibles . Por otra parte, para hacer la asignación concreta en los problemas
correspondientes se van a utilizar dos métodos diferentes . En el caso de tablas de estado de 3
ó 4 estados se aplicará el método exhaustivo que consiste en obtener el circuito para las tres
únicas asignaciones que dan lugar a circuitos con coste distinto y elegir la de menor coste . Para
tablas con mayor número de estados se aplicará el método basado en las reglas de adyacencia .
Este método da lugar a asignaciones de buen coste pero no necesariamente el óptimo . Se de-
sarrolla con detalle en el problema 11 .
4 . De la tabla de transición hay que pasar a la tabla de excitación del circuito . En ella se
representa cuál es el valor de cada una de las entradas de los diferentes biestables para conse-
guir las transiciones de la tabla de transición . Este paso exige que previamente se haga la elec-
ción del tipo de biestables que se van a usar en el circuito .
5 . A partir de la tabla de excitación/salida se obtienen las ecuaciones de excitación (i .e .,
ecuaciones de entrada de los biestables) y de salida mediante métodos de síntesis de funciones
combinacionales, ya considerados en el Capítulo 4 .
6 . Por último, a partir de las ecuaciones se obtiene el circuito .

Índice del Capítulo

Este Capítulo desarrolla problemas de las siguientes materias :

- Construcción de diagramas/tablas de estados .
- Reducción de tablas de estado .
- Asignación de estados .
- Proceso de diseño completo .


DISEÑO DE CIRCUITOS SECUENCIALES 199

PROBLEMAS RESUELTOS

Problema 1 .-Construya la tabla de estados para una máquina de Mealy con una entrada X y
una salida Z, que detecte la llegada de tres ceros o tres unos consecutivos, dando una salida
Z = 1 coincidiendo con la aparición del tercer bit .

Solución Pl .- Para construir la tabla de estados vamos a partir de un estado conocido como,
por ejemplo, aquél que representa la llegada de 2 ceros consecutivos (llamémosle estado A) .
En A :
- Si X = 0 : el próximo estado es A y la salida vale 1 .
- Si X = 1 : se pasa a un nuevo estado, que llamamos B . La salida es 0 .
B es un estado que representa el comienzo de una secuencia de 1's . En B :
Si X = 0 : se pasa a un nuevo estado, C . La salida es 0 .
Si X = 1 : se pasa a un nuevo estado, D . La salida es 0 .
C es el estado que representa el comienzo de una secuencia de 0's . Por otra parte, D es
el estado que representa la llegada de 2 unos consecutivos . En C :
- Si X = 0 : se pasa al estado A . La salida es 0 .
- Si X = 1 : se pasa al estado B . La salida es 0 .
En D :
- Si X = 0 : se pasa al estado C . La salida es 0 .
- Si X = 1 : se pasa al estado D . La salida es 1 .
De esta forma, el diagrama y la tabla de estados quedan como se observa :

499 X
Estados 0 1
1
A A, 1 B,0

W /0 B C,0 D,0

0/1 C A,0 B,0

00/0
0/0 D C,0 D, 1

Diagrama de estados Tabla de estados

Obsérvese que el estado A realmente es el estado que resulta tras detectar 2 o más ceros ;
análogamente, la detección de 2 o más unos conduce al estado D .

Problema 2.-Obtenga el diagrama de estados de un circuito con dos entradas, X e Y, que dé

salida Z= 1 cuando en los cuatro últimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11 .

Solución P2 .- Siguiendo el modelo de Mealy :

Partimos del estado que corresponde a que no ha llegado ningún valor de la secuencia
de entrada que hay que detectar : estado A . En A :
- Cuando XY = 11, se pasa a un estado nuevo : B . Z = 0 .
- Con cualquier otro valor en XY se permanece en el estado A . Z = 0 .


200 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

B es el estado que guarda la información de que ha sido detectado el primer valor de la

secuencia (XY = 11) . En B :
- Cuando XY = 01, se pasa a un estado nuevo : C . Z = 0 .
- Cuando XY = 11, se permanece en B . Z = 0 .
- Con cualquier otro valor se pasa al estado A . Z = 0 .
C es el estado que guarda la información de que ha sido detectado el segundo valor de
la secuencia (XY = 01) tras el 11 . En C :
- Cuando XY = 01, se pasa a otro estado : D . Z = 0 .
- Cuando XY = 11, se pasa al estado B . Z = 0 .
- Con cualquier otro valor se pasa al estado A . Z = 0 .
D es el estado que guarda la información de que se ha detectado el tercer valor de la se-
cuencia (XY = 01) tras el 11 y 01 . En D:
- Cuando XY = 11, se completa la secuencia . Z = 1 . Se pasa a B .
- Con cualquier otro valor se pasa al estado A . Z = 0 .
El diagrama de estados queda de la siguiente manera :
11/1
0-/0 11/0
/0
10/0

Siguiendo el modelo de Moore :

Partimos del estado que corresponde a que no ha llegado ningún valor de la secuencia a
detectar : estado A . En A, la salida vale 0 (Z = 0) :
- Cuando XY = 11, se pasa a un estado nuevo : B .
- Con cualquier otro valor en XY, se permanece en el estado A .
B es el estado que guarda la información de que ha sido detectado el valor (XY = 11) .
En B,Z=0 :
- Cuando XY = 01, se pasa a un estado nuevo : C .
- Cuando XY = 11, se permanece en B .
- Con cualquier otro valor se pasa al estado A .
C es el estado que guarda la información de que ha sido detectado el 01 tras el 11 . En C,
Z=0 :
- Cuando XY = 01, se pasa a otro estado : D .
- Cuando XY = 11, se pasa al estado B .
- Con cualquier otro valor se pasa al estado A .
D es el estado que guarda la información de que se ha detectado el 01 tras el 11 y 01 . En
D,Z=0 :
- Cuando XY = 11, se pasa a un nuevo estado E .
Con cualquier otro valor se pasa al estado A .


DISEÑO DE CIRCUITOS SECUENCIALES 201

E es el estado que guarda la información de que se ha detectado la secuencia completa .

Por tanto, Z = 1 . Tras E :
- Cuando XY = 00 ó 10, se pasa al estado A .
- Cuando XY = 11, se pasa al estado B .
- Cuando XY = 01, se pasa al estado C .
El diagrama de estados queda de la siguiente manera :

11

Problema 3.-Ha recibido de un viejo amigo la siguiente carta :

"Querido amigo:
Al poco tiempo de comprar esta vieja mansión tuve la desagradable sorpresa de com-
probar que está hechizada con dos sonidos de ultratumba que la hacen prácticamente inha-
bitable: un canto picaresco y una risa sardónica .
Aún conservo sin embargo cierta esperanza, pues la experiencia me ha demostrado
que su comportamiento obedece ciertas leyes, oscuras pero infalibles, y que puede modifi-
carse tocando el órgano o quemando incienso .
• cada minuto, cada sonido está presente o ausente . Lo que cada uno de ellos hará
en el minuto siguiente depende de lo que pasa en el minuto actual, de la siguiente manera :
El canto conservará el mismo estado (presente o ausente) salvo si durante el minuto
actual no se oye risa y toco el órgano, en cuyo caso el canto toma el estado opuesto .
• cuanto a la risa, si no quemo incienso se oirá o no según el canto esté presente o
ausente (de modo que la risa imita el canto con un minuto de retardo) . Ahora bien, si quemo
incienso la risa hará justamente lo contrario de lo que hacía el canto .
• el momento en que te escribo, estoy oyendo a la vez la risa y el canto . Te quedaré
muy agradecido si me dices qué manipulaciones de órgano e incienso debo seguir para res-
tablecer definitivamente la calma ."
Conteste la carta .

Solución P3 .- Los sucesos de la vieja mansión obedecen a una máquina secuencia], de la si-
guiente forma :
- Valores (o estados) de entrada
Son las acciones que realiza "nuestro viejo amigo" . Existen 4 posibles estados de
entrada :


202 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

In : Ni toca el órgano ni quema incienso .

Ii : Quema incienso (pero sin tocar el órgano) .
Io : Toca el órgano (pero sin quemar incienso) .
Iio : Quema incienso y toca el órgano simultáneamente .
- Valores (o estados) de salida
Son las posibles situaciones de sonido en la casa :
On : No se oye nada (¡situación de tranquilidad!) .
Oc : Se oye el canto picaresco (pero no la risa) .
Or : Se oye la risa sardónica (pero no el canto) .
Ocr : Se oye la risa y el canto .
- Estados de la Máquina
Como la salida cambia con "la señal de reloj" (esto es, cada minuto), cambia con el es-
tado por lo que es una máquina de Moore . En principio, pues, asociamos 4 estados, uno por
cada una de las salidas (Sn -* On ; Sc -4 Oc ; Sr - Or ; Scr - Ocr) . Estos estados están de-
terminados por el valor (SÍ, NO) de dos variables de estados que, por conveniencia, denomi-
naremos "c" (canto) y "r" (risa) . .
OPERACIÓN : Representaremos con minúsculas (c, r) el valor presente y con mayús-
culas (C, R) el valor próximo .
i) Canto : Si no se oye la risa, r = NO, y se toca el órgano, lo ó I io , cambia de
estado : C = c.
En cualquier otro caso, el canto no cambia de valor : C = c .
ü) Risa : Si no se quema incienso (valores de entrada In ó I o) sigue al canto, C, con un
minuto de retraso : R = c .
Si se quema incienso, (valores de entrada I i ó Iio ), la risa hace lo opuesto al canto con
un minuto de retraso : R = c
De esta forma la tabla de estados queda como sigue :

c r In 10 Ii ha
Sn NO NO NONO SÍ NO NO SÍ SÍ SÍ On
Sc SÍ NO SÍ SÍ NO SÍ SÍ NO NONO Oc
Sr NO SÍ NONO NONO NO SÍ NO SÍ Or
Scr SÍ SÍ SÍ SÍ SÍ SÍ SÍ NO SÍ NO Ocr
CR

l,
La respuesta a la carta debe decir lo siguiente : r minuto : Se oye risa y canto por lo que
debe quemar incienso ; 2° minuto : Se oye canto pero no risa, por lo que debe quemar incienso
y tocar el órgano ; 3` minuto : No se oye nada por lo que no debe hacer nada .
 DISEÑO DE CIRCUITOS SECUENCIALES 203

Problema 4 .-Sobre una única línea X se envía una información sincronizada con una señal
de reloj Ck . Se ha convenido que la información sea correcta siempre que no haya dos o más
unos consecutivos o cuatro o más ceros consecutivos . Obtenga el diagrama de estados de
un circuito cuya salida sea uno si se detecta un error en la transmisión y que permanezca en
ese valor en tanto dure el error .

Solución P4 .- Para que la salida (señal Z) sólo indique error (con Z=1) mientras éste perma-
nezca, haremos que Z dependa de X (máquina de Mealy) .
Para construir el diagrama de estados se parte de un estado conocido, por ejemplo : sea
A el estado que indica que el último valor de X almacenado es 1 . Estando en A :
Si X=1, hay error (dos 1's consecutivos) por lo que Z=1 y el próximo estado es A ya que
el último valor recibido es 1 .
Si X=0, no hay error (Z=0) y el próximo estado será B .
El estado B indica que el último valor recibido es 0 (mientras que el penúltimo era 1) .
Estando en B :
Si X=1, no hay error (Z=0) y el próximo estado es A .
Si X=O, no hay error (sólo dos O's consecutivos) y el próximo estado es C .
El estado C corresponde a haber recibido dos ceros consecutivos . Estando en C :
Si X=1, no hay error y el próximo estado es A .
Si X=O, no hay error (sería el 3 cero) y el próximo estado es D .
El estado D refleja la existencia de tres ceros consecutivos . Estando en D :
Si X=1, no hay error y el próximo estado es A .
Si X=0 sería el cuarto 0 consecutivo con lo que hay error (Z=1) y el próximo estado es el
propio estado D .
El diagrama de estados completo es el siguiente :

1/0

s0 0/0 OVIAM

Problema 5.-Un circuito secuencial tiene dos entradas (X1 , X2) y dos salidas (Z 1 , Z2) . Las en-
tradas representan un número binario natural de dos bits, N . Si el valor presente de N es ma-
yor que el valor inmediatamente anterior, entonces, Z 1 = 1 . Si dicho valor es menor, entonces
la salida Z2 = 1 . En cualquier otro caso, Z1 = Z2 = 0. Se pide :
1) Escribir la tabla de estados correspondiente del circuito, como autómata de Mealy .
2) ¿Cuántos estados tendría el circuito como autómata de Moore?

Solución P5 .- 1 .- El funcionamiento del circuito es el siguiente : si y sólo si

(XIX 2)N > (X 1 X2)N-1 entonces, Z 1 = 1 ; por otra parte, si y sólo si (X 1 X2 )N < (XIX2)N-1
entonces, Z 2 = 1 ; si (X1X2)N = (X1X2)N_1, entonces Z 1 Z2 = 00 .
 204 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Para comparar el valor actual con el anterior se necesita almacenar ese último valor .
Por tanto, la máquina debe tener un estado por cada posible valor de X 1 X 2 :
A estado que almacena que el último valor recibido de X 1 X2 = 00
B estado que almacena que el último valor recibido de X 1 X2 = 01
C estado que almacena que el último valor recibido de XI X2 = 10
D estado que almacena que el último valor recibido de X 1 X 2 = 11
Con esto se puede construir directamente la tabla de estados, que queda de la siguiente
manera :

00 01 10 11
A,00 B, 10 C, 10 D, 10
B A,01 B, 00 C, 10 D, 10
C A,01 B, 01 C, 00 D, 10
D A,01 B, 01 C, 01 D, 00

NS, Z 1 Z2
2 .- Como máquina de Moore, en principio se necesita un estado que almacene el último
valor recibido y si era mayor (salidas Z 1 Z2 = 10), igual (salidas Z 1 Z2 = 00), o menor (salidas
Z 1 Z2 = 01) que el anterior. En total, como pueden lleg~wl4 valores diferentes 100, 01, 10, 111,
son 4x3 = 12 estados distintos . La tabla de estados queda de la siguiente manera :

SIGNIFICADO DE LOS ESTADOS

Est . 00 01 10 11 Z1Z2 Último valor recibido
Ao Co A1 A2 A3 10 00
A1 Bo C1 A2 A3 10 01
A2 Bo B1 C2 A3 10 10
A3 Bo B1 B2 C3 10 11
Bo Co A1 A2 A3 01 00
B1 Bo C1 A2 A3 01 01
B2 Bo B1 C2 A3 01 10
B3 Bo B1 B2 C3 01 11
Co Co A1 A2 A3 00 00
C1 Bo C1 A2 A3 00 01
C2 Bo B1 C2 A3 00 10
C3 Bo B1 B2 C3 00 11

NOTA : Se comprueba que la tabla es irreducible salvo por la posible eliminación de los esta-
dos Ao y B 3 que sólo pueden alcanzarse si son estado inicial .


DISEÑO DE CIRCUITOS SECUENCIALES 205

Problema 6.-Muestre la tabla de estados mínima de una máquina secuencial síncrona con
una entrada X y una salida Z que opera de la siguiente forma : cuando se detecta la llegada
de 110 (primero 1,después 1, después 0), Z se pone a 1, manteniendo este valor hasta de-
tectar la secuencia 010, en cuyo caso Z pasa a tomar valor 0 manteniendo este valor hasta
que llegue una nueva secuencia 110 .

Solución P6 .- Partimos de un estado conocido para construir el diagrama de estados . Por ej .

sea A el estado que se alcanza al detectarse la secuencia 110, por lo que la salida será 1 hasta
que se detecte 010 . Consideramos que la máquina es de Mealy . El diagrama de estados con el
significado de cada estado y la tabla de estados son los siguientes :

0/1
á%- 1/0
0/1 ©'
Q 1/0
1/1 S 0 1
~Q 1/1 `1/
w1/1 1/0 O A B1 C1
0/0
00/0 B B1 C1
C DO El
D FO GO
Significado de cada estado E A1 El
Est . Recibido
F FO GO
A . . . .110
. . . .00 G DO HO
B (con Z = 1)
C . . . .01 (con Z = 1) A1 HO
E . . . .11 (con Z = 1)
D . . . .010 NS, Z
F . . . .00 (con Z = 0)
G . . . .1 (con Z = 0)
H . . . .11 (con Z = 0)

Para obtener la tabla de estados mínima debemos comprobar si se pueden reducir o eli-
minar estados . Para ello seguimos el proceso de reducción de estados, que consta de los si-
guientes pasos :
1 . Formar la lista de estados con salidas diferentes (son estados incompatibles) :
{ A,C ; A,D ; A,F ; A,G ; A,H ; B,C ; 13,13 ; B,F ; B,G ; B,H ; C,D ; C,E ; C,F ; C,G ; C, H ; D,E ;
D,H ; E,F ; E,G ; E,H ; F,H ; G,H} .
2 . Construir la tabla de pares compatibles o de reducción, que es una tabla en forma de
escalera asignando un escalón a cada estado como se observa en la figura del paso siguiente .
3 . En esa tabla, marcar las casillas de los pares de la lista del paso 1 . (Es obvio que esta
tabla se puede obtener sin necesidad de haber listado los estados incompatibles) :


206 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

X Tabla de reducción
Fase inicial
X .Z'~.1,-
X 091 EN 09 X H
4 . Observando la tabla de estados, escribir dentro de cada casilla de la tabla de reducción
los estados que deben ser compatibles para que el par que corresponde a dicha casilla lo sea
también :

X
X X
AB
CE X X E
Tabla de reducción
X HA, X X
X
X 011 FA P,al X H

5 . En la tabla de reducción tachar aquellas casillas en las que exista escrito algún par de
estados incompatibles . Repetir este paso de forma iterativa hasta que se hallan marcado todos
los pares incompatibles :

C
un
©-© D
LWI ©© Tabla de reducción
w=, aun Fase final
©.~' G
© .Z'©©--©
Al final de este punto, todas las celdas sin tachar corresponden a parejas de estados com-
patibles (o equivalentes si, como en este caso, la tabla de estados/salida está completamente
especificada) .
6 . Construir la lista de compatibles . Para ello hay que formar una tabla con tres colum-
nas : en la primera anotar un estado (se empieza por el del escalón más bajo) ; en la segunda se
anotan los estados equivalentes del primero (aquellos cuyas casillas no estén marcadas) ; en la
tercera se anotan los compatibles . En máquinas completamente especificadas, los compatibles
se agrupan por clases de equivalencia, por lo que la lista final de compatibles se forma fácil-
mente, agrupando todos los estados que sean compatibles entre sí.


DISEÑO DE CIRCUITOS SECUENCIALES 207

S Equivalentes Compatibles
H {H} 0 1
• {H,G}
A partir de los A1 C 1
F {H,G,F}
• {H,G,F,E} compatibles se D 0 E 1
construye la
• F {H,G,DF,E} D 0 G 0
nueva tabla
C { H,G,DF,E,C }
de estados : A 1 E 1
B { H,G,DF,E,C,B }
A B (H, G, DF, E, C, AB) D 0 H 0

Nuevos estados :
rrTrr~
H, G, D, E, C, A
A 1 H 0 NS, Z

Problema 7.-Un circuito secuencial tiene una entrada X y una salida Z Por X se transmiten
pulsos positivos de 1, 2 ó 3 ciclos de duración . Desde un pulso al siguiente X permanece a 0
un mínimo de 10 ciclos . La salida Z se pondrá a 1 tras terminar el pulso de entrada y perma-
necerá en 1 durante 3 ciclos si el pulso de X duró un ciclo, durante 2 ciclos si X duró 2 y du-
rante 1 ciclo si X duró 3 . En otros asos Z es cero.
Obtenga la tabla de estado /salida mínima según el modelo de máquina de Mealy .

Solución P7 .- Del enunciado se deduce el comportamiento del circuito, que es el siguiente :

3 2
Partamos de un estado conocido . Sea el estado A aquel en el que no se ha detectado nin-
gún pulso . En A :
- Si X= 1 se detecta el primer ciclo del pulso en X . Se pasa al estado B . Z=O .
- Si X=0 se permanece en A . Z=O .
En B :
- Si X=1 se detecta el segundo ciclo del pulso en X . Se pasa a C . Z=O .
- Si X=0 fin del pulso de un ciclo de duración . Se pasa a D . Z=1 .
En C :
- Si X=1 se detecta el tercer ciclo del pulso en X . Se pasa a E. Z=O .
- Si X=0 fin del pulso de dos ciclos de duración . Se pasa a F . Z=1 .
En D, E y F, X no puede valer 1 porque, según se dice en el enunciado, el pulso mayor
es de tres ciclos y, tras finalizar un pulso, la entrada permanece a 0 un mínimo de 10 ciclos de
reloj .
En D, Z debe durar 1 durante dos ciclos más de reloj . Se pasa a G . Por tanto, Z=1 en el
estado D y en el estado G .


208 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

En E, se pasa directamente a A y se da el único pulso de salida . Z=1 .

En F : Z debe durar 1 durante un ciclo más de reloj . Se pasa a A . y se da Z=1 .
El diagrama de estados/salidas de Mealy y la correspondiente tabla de estados son los
siguientes :

0/1 0 1

0/1 0/1 e A,0

D,1
B,0

C,0

1/0
0 F,1
G,1
E,0

A,1
0/1 A,1
A,1

NS, Z

Siguiendo el proceso de reducción de estados obtenemos la tabla mínima :

S 0 1
COMPATIBLES A A,0 B,0

PRMOMM {4 4 4, 1G} B
C
C,1
D,1
C,0
D,0
{A, B, C, D}
D A,1
wwdmw NS, Z
Tabla de reducción
Tabla de estados mínima

Problema 8.-Por una línea X se recibe, bit a bit, un número binario N, empezando por el me-
nos significativo.
a) Obtenga la tabla de estados mínima correspondiente al circuito que permite generar
una única salida Z con el valor Z = 2 x N .
b) Repita el apartado a) para obtener Z = 3 x N .
Comience por un estado de reset. No tenga en cuenta cuándo acaba N.


DISEÑO DE CIRCUITOS SECUENCIALES 209

Solución P8.
a) Sea el número binario N = . . . N3 N2 N 1 N o . Entonces, el número binario
Z = 2 x N = . . . N3 N 2 N 1 N o 0, pues multiplicar en binario por 2 equivale a "poner un 0 a la
derecha" . En nuestro caso, N viene por la línea X y 2 x N sale por Z . Esto es, se cumplirá :
Ciclo 1 : En X está X0, por Z sale Z0 = 0
Ciclo 2 : En X está X 1 , por Z sale Z l = XO
Ciclo 3 : En X está X2, por Z sale Z2 = X 1
Ciclo 4 : En X está X3 , por Z sale Z3 = X2

Ciclo j+1 : En X está Xj , por Z sale Zj = Xj _ 1

Para obtener Zj , basta conocer el valor de Xj _ 1 que sólo puede ser 0 (estado A) ó 1
(estado B) . Con ello, el diagrama y la tabla de estados son :

X
X
Estado` 0 1
Estado\ 0 1
RE A,0 B,0
A A,0 B,0
A A,0 B,0
B A,1 13,1
0/1 B A,1 B,1
NS, Z
Diagrama de estados NS, Z
Tabla de estados mínima
Tabla de estados
En la tabla de estados se observa que : A y RE son el mismo estado ; A y B son incom-
patibles . La tabla de estados mínima consta de sólo dos estados, pero el inicial debe ser A .
b) En el primer ciclo (el estado presente es el de reses RE) hay que sumar N 0 + N0 + N0 ;
el resultado será Z0 = 0 (y acarreo 0) si N0 = 0 y Z 0 = 1 junto con un acarreo de 1 si No = 1 .
En el segundo ciclo deberemos sumar N 1 + N 1 + N 1 con el acarreo (0 o 1) anterior ; el resul-
tado de esta suma puede ser Z 1 = 0 o Z 1 = 1 con acarreos de 0, 1 o 2 .
En general, en el ciclo j-ésimo hay que sumar tres veces el bit presente en X (0 01) junto
con el acarreo generado anteriormente, para lo cual dicho acarreo deberá estar "almacenado"
en un estado (A si el acarreo es 0, B si es 1 y C si es 2) . La salida Z mostrará el bit de la suma,
mientras que el próximo estado informará de cuál ha sido el acarreo generado .
Con este razonamiento se obtiene la tabla de estado siguiente :
Tabla de estados Tabla de estados mínima
X
S\ 0 1
0 1
RE A,0 B, 1 \S~
A A,0 B, 1
A A,0 13,1
B A,1 C,0
B A,1 C,0
C B,0 C, 1
C B,0 C, 1
NS, Z
NS, Z
(Como antes, RE y A son el mismo estado) .
210 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Problema 9.-Diseñe un circuito secuencia) síncrono con dos entradas X 1 y X2 y dos salidas
Z1 y Z2 . Por las entradas se reciben bit a bit dos números de n bits, N 1 y N2 , comenzando por
el bit más significativo . Las salidas deben representar lo siguiente :
Z2 = mayor(N2 ,N1 )
Z1 = menor(N2 , N1 )
Obtenga la tabla de estados/salida mínima, suponiendo el siguiente comportamiento :
X2 : 0 0 1 0 0 1 . . . .
X1 : 0 0 1 1 0 0 . . . .
Z2 : 0 0 1 1 0 0 . . . .
Z1 : 001001 . . . .
Nota. Obsérvese que en el ejemplo N 1 > N2 por lo que X1 sale por Z2 y X2 lo hace por Z1 .

Solución P9.- El número mayor entre N 1 y N 2 es aquél por el que se recibe el primer 1 mien-
tras que se recibe un 0 por el otro . Así, en el ejemplo del enunciado, el 4° bit de X 1 es 1 mientras
que el de X 2 es 0 . A partir ¿It este momento y con independencia de los bits que se reciban, el
número mayor (N I en el ejemplo) saldrá por Z2 y el menor por Z 1 . Hasta que ocurra eso
(X 1 X2 =10 ó 01) por primera vez, los bits son iguales de forma que tanto por Z 1 como por Z2
sale el bit de entrada recibido .
En el comportamiento dado en el enunciado, las salidas cambian en el mismo ciclo que
ocurre el cambio de entrada, lo que indica que Z1,2 dependen de X1,2 y, por tanto, es una má-
quina de Mealy .
Sea A el estado inicial . Al no haberse recibido ningún bit los números son "hasta ese
momento" iguales . Las posibles entradas y la respuesta del circuito son :
X 1 = X 2 : Los números continúan siendo iguales . No hay cambio de estado . Las salidas
serán : Z1 = Z2 = X1 = X2 .
X 1 X 2 = 10 : El número N 1 es mayor que el número N 2 , por lo que se pasará a un nuevo
estado B . Las salidas serán : Z 2 = X1 Y Z 1 = X 2 .
X 1 X2 = 01 : El número N 2 es mayor que el número N 1 , por lo que se pasará a un nuevo
estado C . Las salidas serán : Z 2 = X2 Y Z 1 = X 1 .
El estado B representa el caso en que N 1 >N2 , y por tanto, Z2 = X1 Y Z 1 = X 2 hasta el
final . El próximo estado de B, es B . Lo mismo ocurre para C estado en el que N 2 > N 1 . La tabla
de estado queda como sigue :

00 01 11 lo
A,00 B,10 A,11 C,10 Los estados son

B,00 13,10 13,11 B,01 incompatibles : la tabla

NS, Z2 , Z i es irreducible
C,00 C,01 C,11 C,10


DISEÑO DE CIRCUITOS SECUENCIALES 211

Problema 10.- Diseñe una máquina secuencial que responda a la tabla de estados siguiente.
Diséñela con biestables JK atendiendo a las siguientes asignaciones :
a) Asignación 1 : A = 00, B = 01, C = 11, D = 10
b) Asignación 2: A = 00, B = 11, C = 01, D = 10

X
S\ 0 1
A A,0 C,0
B A,0 D, 1
C A,0 B,1
D D,0 D,0
NS, Z

Solución P10.
a) Dada la asignación y la tabla de estados, se obtiene la tabla' de transición/salida sin
más que sustituir los estados por los códigos que se han asignado . De esta tabla ya se pueden
obtener las ecuaciones de salida . Además, de la tabla de transición junto a la de excitación del
biestable JK, se pasa a la de excitación del circuito . De esta tabla obtenemos la ecuaciones de
excitación :
X J 1 =X
X
q1 9\ 0 1 JK K1 =q 2
q -3Q q 1 q2 0 1
A 00 00 11 0-*0 0- 0-,0_ J2 = Xq1
00 1-, 1-
B 01 00 10, 1 0-31 1-
01 0-, -1 1-, -1 K2 = Xq1
1 ->0 -1
C 11 00 01,1 -I,-0
1 --3 1 -0 11 -1, -1
D 10 10 10 Z = Xq2
10 -0,0_ -0,0_
Ecuaciones de
Q 1 Q2, Z Tabla de excitación J 1 K 1 , J2 K2 excitación y de
Tabla de transición/salida del biestable JK Tabla de excitación salida

El circuito queda como se muestra :

X 1
2
K q
D A

Ck

1 Por simplicidad, en las distintas tablas sólo pondremos los mintérminos de las salidas (celdas con
Z= 1) .


212 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

b) Para la segunda asignación, las tablas de transición/salida y de excitación y las ecua-

ciones de excitación y de salida son las siguientes :

X
J1 = X92
91 \q 0 1 q 1 92 0 1
K1 = X q2
00 00 01 q-*Q JK 00 0-,0_ 0-, 0-
0 -* 0 0- J2 = X91
01 00 1 1, 1 01 0-, -1 J-1_,_0
0-41 1-
11 00 10,1 11 -1, -1 -0 , _1 K2 = X+q1
1 -~ 0 -1
10 10 10 1 -* 1 -0 10 -0,0_ -0,0_ Z = X92

Q I Q2, Z J1 K1 , J2 K2

Problema 11 .- Obtenga una buena asignación para las siguientes tablas de estado :

Tabla a : Tabla b :
X
S 0 1 0 1
A A, 1 D A D, 1 B
B A D B D B
C B D C C A, 1
D C D D A C

NS, Z NS, Z

Solución Pll .- Para obtener "una buena" asignación basta con aplicar las reglas de adyacen-
cias . Estas reglas son las siguientes :
1 .- Hacer adyacentes los estados cuyos próximos estados sean iguales para cada valor
de entrada .
2 .- Hacer adyacentes los estados cuyos próximos estados sean los mismos aunque en di-
ferentes valores de entrada, siempre que esos próximos estados también se hagan adyacentes .
3 .- Hacer adyacentes los estados cuyos próximos estados sean los mismos para algún
valor de entrada .
4 .- Hacer adyacentes los próximos estados de cada estado .
5 .- Hacer adyacentes los estados que tengan los mismos valores de salida .
Aplicando las reglas a las tablas de estado obtenemos lo siguiente :

REGLAS Tabla a Tabla b

1 (A,B) (A,B)
2 -- (C,D) si (A,C)
3 (A,C),(A,D), (B,C), (B,D), --
(C, D)
4 2x(A,D), (B,D), (C,D) 2x(B,D), 2x(A,C)
5 (B,C) (B,D) (C,D) (B,D)


DISEÑO DE CIRCUITOS SECUENCIALES 213

Una vez aplicadas las reglas, se forma un mapa de Karnaugh en el que las variables son
las variables de estado necesarias para la asignación . En este caso, en ambas tablas se necesitan
dos variables de estado y l e Y 2 . En este K-mapa, asignamos a cada estado un código tratando,
por prueba y error, de cumplir el máximo número posible de las reglas de adyacencia :

Tabla a Reglas que cumple : Tabla b Reglas que cumple :

1. 1 (Todas) 1. 1 (Todas)
2. -- (Todas) 2. 1 (Todas)
3. 3 (de 5) 3. -- (Todas)
4. 3 (de 4) 4. 4 (Todas)
5. 3 (Todas) 5. 1 (Todas)

Problema 12.- Un sistema recibe secuencialmente datos de 1 bit a través de su entrada X .

Diseñe un circuito que dé salida Z=1 cuando se haya recibido X=1 durante tres o más inter-
valos de reloj consecutivos. Dé dos diseños alternativos : a) como autómata de Moore ;
b) como autómata de Mealy. Discuta ventajas e inconvenientes de ambos diseños .

Solución P12 .- Un ejemplo del comportamiento que describe el enunciado es el siguiente :

X : 011001011101111110
Z : 000000000100011110
De este comportamiento se obtienen los diagramas de estado, siguiendo el modelo de
Moore o el modelo de Mealy :

sCO
B,0
00
-

OLAM

SIGNIFICADO DE CADA ESTADO Mealy

A : no se ha recibido ningún 1 .
B : se ha recibido el primer 1 .
C : se ha recibido el segundo 1 . (En Máquina de Mealy, si X=1, es el tercer 1 y Z=1 .
En máquina de Moore, si X=1 se pasa a un nuevo estado D .)
D (exclusivo de la máquina de Moore) : se ha recibido el tercer 1 ; Z=1

Para observar las diferencias entre las máquinas de Moore y de Mealy, en la figura
siguiente se muestra un diagrama de tiempo donde se observa la secuencia de estados y de
salida de cada tipo de máquina para una misma secuencia de entrada .


214 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Ck

ZMoore A A! B C A A': B : A B C D A 13 C D D D D A A A

A A B C A' A B A B C C A 1 13 C C C C C A
ZMeaJy

Las características de cada tipo de máquina son la siguientes :

Moore : Z=1 durante períodos de reloj completos .
Z=1 después de detectar la llegada de 3 unos .
Posee más estados que la máquina de Mealy .
Mealy : Z=1 después de detectar 2 unos y siempre que X siga siendo 1 .
Posee menos estados que la máquina de Moore .
Se pueden presentar algunas diferencias temporales entre ambas salidas si las entradas
cambian en instantes arbitrarios, como los que se muestran a continuación :

Ck _ La máquina de Moore da salida 1 durante 1 ciclo tanto

si X permanece en 1 durante poco más de 2 ciclos
X (siempre que X = 1 en 3 flancos activos) como si X
prácticamente permanece en 1 durante 3 ciclos . La
ZMoore máquina de Mealy puede dar Z = 1 durante intervalos
A B C D A A
arbitrarios de tiempo, según cuándo cambia X en
ZMealy A! A B C A A relación a Ck .

El resto del proceso de síntesis es el siguiente :

1) Reducción de las tablas de estado : en este caso son irreducibles .
2) Asignación de códigos : como son máquinas de 3 ó 4 estados se utiliza el método
exhaustivo :
ESTADOS ASIGNACIONES DE COSTE DISTINTO
1 II 111
A 00 00 00
B 01 01 11
C 10 11 01
(D) 11 10 10
3) Obtenención de las ecuaciones mínimas de excitación y de salida : se aplica el proce-
dimiento de diseño mínimo para funciones combinacionales .
Aplicando este proceso a la solución como máquina de Moore :


DISEÑO DE CIRCUITOS SECUENCIALES 215

S 0 1 Z
Tabla de estados filo
A A B 0 " : 3,D
B
C
A
A
C
D
0
0
una
D A D 1 Tabla de reducción

NS

ASIGNACIÓN I ASIGNACIÓN II ASIGNACIÓN III

X X X

91 90 0 1 Z 91 90 0 1 Z q1 90 0 1 Z
A=0 0 00 01 0 A=0 0 00 01 0 A=0 0 00 11 0
B=0 1 00 10 0 B=01 00 11 0 C=0 1 00 10 0
D=1 1 00 11 1 C=11 00 10 0 B=1 1 00 01 0
C=1 0 00 11 0 D=1 0 00 10 1 D=1 0 00 10 1

Q1Q0= D1D0 QIQ0=D1 D 0 Q1Q0=D1D0

Las ecuaciones de excitación y salida para cada asignación se muestran a continuación :

D I = Xq 1 +Xq0 D I = Xq 1 +Xq0 D I = Xq 1 +Xqo

L IDO = Xq 1 + Xqo II : Do = Xq 1 III: ) q0)

Do = X (q1 G
Z = g1g0 Z = g1g0 Z = g1g0

La solución de menor coste es la segunda (II) y el circuito el siguiente :

D
1 0

Problema 13 .- Diseñe un chequeador de paridad para caracteres de 4 bits enviados en serie .

El circuito recibirá, partiendo de un estado inicial, 4 bits en serie por una línea de entrada, X ;
coincidiendo con el cuarto bit, la salida del circuito será 1, si y sólo si el número total de unos
recibidos ha sido par . Tras la recepción del cuarto bit, el circuito volverá a aceptar en la entra-
da un nuevo carácter de 4 bits . Utilice en el diseño biestables D .


216 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Solución P13 .- Del enunciado se puede concluir lo siguiente :

1 .- La secuencia viene en grupos de 4 bits, por lo que la máquina debe reconocer si un
valor de X corresponde al primer, segundo, tercer o cuarto bit . Esto es, no hay solapamiento .
2 .- Se trata de una máquina de Mealy, ya que la salida se hace 1 "coincidiendo" con el
cuarto bit .
3 .- Existe un estado inicial (R) . El estado R es aquél en que se encuentra la máquina
cuando el valor presente en X es el del primer bit de la secuencia .
Puesto .que debemos detectar la paridad par de la secuencia, los estados de la máquina
deben guardar información del número de 1's que van, y del lugar que ocupa el bit en la se-
cuencia . Por tanto, el diagrama de estado queda como se muestra :

NÚMERO DE UNOS
PAR IMPAR Orden del bit que se espera
10

0/0
1/1
W- 30

40

El resto del proceso de síntesis es el siguiente :

1 á- Reducción de la tabla de estados :

0 1
A B Ma A
B
C D
∎1ai-i.o" C
D C
D
E F
F E
©©©VIER
R,1 R
V
Tabla de reducción
R R,1
Fase final : es irreducible .
NS, Z


DISEÑO DE CIRCUITOS SECUENCIALES 217

2 .- Asignación . Construcción de la tabla de transición/salida .

REGLAS Tabla
1 (E,F) Y2 , Y¡ ,YO 0 1
2 (A,B) si (C,D), (C,D) si A=000 010 011
(E,F) B=001 011 010
3
D=011 111 110
4 (A,B), 2(C,D), 2(E,F)
5 (R,A,B,C,D) C=010 110 111
Reglas de adyacencia E=110 100,1 100

F=111 100 100,1

101
R=100 000 001
ama La asignación cumple
todas las reglas menos
®N 3 de la regla 5 Y2Y l Y o, Z
Tabla de transición

3 .- Ecuaciones de excitación/salida. Se utilizan biestables D que cumplen : D ; = Y 1 . De

esta forma la tabla de transición/salida coincide con la tabla de excitación . De esta :

D2 = Y i

Di = Y2

Do = x Y2Yo + xy2yo + xy i yo

Z= X Y2Ytyo + Y2Yo

El diagrama de circuito se obtiene directamente de las ecuaciones de excitación y salida .

Problema 14.- Se pretende diseñar un circuito secuencia) síncrono con una entrada X y dos
salidas Y, Z que cumpla la siguiente tabla de estados/salida :

X
0 1
Eo E0 ,00 13 1 ,00
El E2,00 E 1 ,01
E2 E2,10 E3 ,10
E3 E0,10 E3 ,11

NS, Y,Z

Utilizando el diagrama de bloques de la figura :

a) Calcule el número de biestables tipo D que se necesitan .
b) Dé el tamaño y contenido de la ROM.


218 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Y
Z

Solución P14.- Es una tabla con cuatro estados, todos incompatibles, por lo que es irreducible .
Se necesitan dos variables de estado . Por lo tanto, siguiendo el esquema de la figura del enun-
ciado se necesitan dos biestables D .
El tamaño de la ROM depende del número de entradas y salidas . Como entradas de di-
rección se tienen : X, entrada de datos, y q l y q0 variables de estado (salidas de los biestables
tipo D) . Como salidas se tienen : Y y Z, salidas del circuito, y D I y D0 entradas a los biestables .
Por tanto se necesita una ROM de 8x4 (8 palabras de 4 bits cada una) .
Utilizando un asignamiento cualquiera, se obtiene la tabla de transición/salida y de ella
el contenido de la ROM :

X ql q 0 Do D 1 Y Z X > A2 H > Z
X 0 0 0 0 0 0 0
A ROM 1 > Y
0 0 1 0 1 0 0 1
q 1 qo 0 1 8x4 H 2
010 0 1 1 0 Ao H
E o =00 00,00 01,00 011 0 0 1 0
E l =01 10,00 01,01 100 1 0 0 0 q0
1 0 1 1 0 0 1 D
E2= 10 10,10 11,10 110 1 1 1 0
111 1 1 1 1 q1
E3= 11 00,10 11,11
A2A 1 Ao H 3 H2 H 1 Ho Ck
Q 1 Qo=D 1 Do , Y Z
Tabla de transición/salidas Contenido de la ROM Circuito final

Problema 15.- Se desean obtener 4 señales Z 1 , Z2, Z3, Z4 a partir de una señal de reloj Ck
disponible en un determinado sistema . Realice el circuito correspondiente utilizando exclusi-
vamente: 2 biestables JK, un DEC 2 :4 y 4 puertas AND.

Ck
Z1

Z2

Z3

Z4


DISEÑO DE CIRCUITOS SECUENCIALES 219

Solución P15 .- En el diagrama temporal observamos dos hechos :

1 .- Cada 4 ciclos de reloj se repiten las señales . De aquí que el sistema tenga 4 estados
(llamémosles A, B, C y D), cuya secuencia es :

Se trata de un contador módulo 4 .

2 .- Cada salida se hace 1 durante un semiperiodo de reloj, concretamente con Ck = 1 .
Así, si llamamos Z a, Zb, Zc y Z d a una señal que se hace 1 cuando estamos en el estado A, B,
C y D, respectivamente, se cumplirá :

Z, = Z„Ck Z2 = Z,,Ck z3 = Z,.Ck Z4 - Zd Ck

En consecuencia, aplicando el proceso sistemático de diseño de circuitos secuenciales :

Za Zb Z, Zd Tabla de estados
(es irreducible)
1 0 0 0
0 1 0 0 Con Z1 , Z2 , Z3 Y Z4
0 0 1 0 tomando el valor
0 0 0 1 indicado en el punto 2 .

NS

Utilizando la asignación habitual en los contadores (asignar códigos consecutivos a es-

tados consecutivos) obtenemos la siguiente tabla de transición :

q í q0\ Za Zb Zc Zd q 1 qo\
A=0 0 01 1 0 0 0 A=0 0 0-, 1-
B=0 1 10 0 1 0 0 B=0 1 1-, -1 J O =Ko = 1
C=1 0 11 0 0 1 0 D=1 1 -1, -1 J,=K,=q0
D=1 1 00 0 0 0 1 C=1 0 -0,1_

QiQo J 1 K 1, JOKO

Tabla de transición/salida Tabla de excitación Ecuaciones de excitación

Las funciones Za , Z b, Z c y Zd se obtienen como las salidas de un decodificador 2 :4 con

salidas activas en nivel alto, cuyas entradas son q 1 y q0 . El circuito es el siguiente :


220 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

DEC
1 2 :4
1
0 1
2
K K

Z4

Ck

PROBLEMAS CON SOLUCIÓN RESUMIDA

Problema 16 .- Construya el diagrama de transición de estados simplificado de un autómata

de Mealy con dos entradas X, Y y una salida Z que cumpla las siguientes características :
a) cuando Xpasa de 1 a 0, Z=1 .
b) cuando Y pasa de 1 a 0, Z=O.
c) en otro caso Z no cambia de valor .
X e Y no pueden valer simultáneamente 1 . De un ciclo al siguiente, sólo puede cambiar
una variable de entrada, no las dos a la vez.

Solución P16.- El diagrama de estados es el siguiente :

XY/Z :
00/1
10/1 1~9 SIGNIFICADO DE CADA ESTADO

A : El último flanco negativo en llegar ha sido en X

01/1 (Z=1) y con las entradas actuales es imposible que
Y cambie de 1 a 0, porque Y=0
B : Recoge que Y ha subido : cuando vuelva a bajar,
habrá cambio en Z .
0/0 C : El último flanco negativo ha sido el de Y (Z=0) .
Similar al estado A pero para Z -O .
01/1 D : Similar a B, pero para el caso de que X suba, siendo
Z=O .

Problema 17.- Desarrolle un diagrama de estados para un circuito de Moore que genere sa-
lida Z= 1, durante un ciclo de reloj, cuando a la línea de entrada X se han suministrado exac-
tamente tres "1 " durante los tres intervalos precedentes del reloj . Si durante cuatro o más ci-
clos del reloj hubiese "1 ", la salida será Z = 0.
 DISEÑO DE CIRCUITOS SECUENCIALES 221

Solución P17 .- El diagrama de estados es el siguiente :

SIGNIFICADO DE CADA ESTADO

A : No se ha recibido ningún 1 .
A,0
B : Recibido el primer 1 .
C : Recibido el segundo 1 .
D : Recibido el tercer 1 .
E : Recibido el cuarto o más 1 .

Problema 18.- Diseñe un circuito secuencia) síncrono con una entrada de datos X, que pro-
duzca salida "1 " durante un ciclo de reloj cuando la secuencia de los tres últimos valores de
la entrada sean : 111, 110 ó 000.

Solución P18 .- Realizando el circuito mediante el modelo de máquina de Moore, la tabla de

estados queda de la siguiente manera :

SIGNIFICADO DE CADA ESTADO

Estado últimos 3 bits recibidos

so 000
SI 001
S2 010
S3 0 1 1
S4 100
S5 101
S6 110
S7 111

NS

A partir de la tabla de estados se continúa el proceso de diseño normal : reducción de

estados (son equivalentes S y S 5 ) ; asignación ; elección de biestable ; ecuaciones de excitación .

Problema 19.- Diseñe un autómata de Mealy que detecte la secuencia 1, 0, 0, 1, 0 ; esto es,
el circuito debe tener una única entrada X y una única salida Z En los intervalos de reloj en
los que X=0, la salida será Z= 1 si en los cuatro intervalos de reloj precedentes la entrada ha
sido 1, 0, 0, 1 .


222 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Solución P19 .- El diagrama de estados es el siguiente :

1/0

SIGNIFICADO DE CADA ESTADO

Estado Recibido
1/0 A 1
• 10
1/0 C 100
• 1001
• Nada de la secuencia

Problema 20.- Diseñe un circuito secuencial síncrono que reciba una entrada X y produzca
una salida Z=1 después de que haya recibido las secuencias de entrada 0, 0, 1 ó 1, 0, 0 .
Comience el diseño por un estado de reset.

Solución P20 .- Es una máquina de Moore y hay solapamiento en la secuencia . El diagrama de

estados queda de la siguiente manera :

SIGNIFICADO DE CADA ESTADO

Estado Recibido
R No se ha recibido nada
A Primer 0 de la secuencia 0 0 1
B Primer 1 de la secuencia 1 0 0
C Segundo 0 de la secuencia 0 0 1
• Recibido 0, 0, 1
• Recibido 1, 0
F Recibido 1, 0, 0

A partir del diagrama de estados se continua el proceso normal de diseño .

Problema 21 .- Diseñe un autómata de Mealy con dos entradas X, Y y una salida Z cuyo fun-
cionamiento sea el siguiente :
a) si XY = 00, entonces Z = 0 .
b) si XY = 11, después de que las entradas hayan sido durante dos ciclos de reloj
XY= 01, entonces Z= 1 .
En el resto de los casos se mantiene la salida .
Nota : en cada ciclo sólo puede cambiar una variable de entrada, no las dos a la vez .
 DISEÑO DE CIRCUITOS SECUENCIALES 223

Solución P21 .- El diagrama de estados reducido queda de la siguiente manera :

11/0
00/0 SIGNIFICADO DE CADA ESTADO

A: Estado en el que la salida es 0 y recoge se-

-0/0 cuencias de entrada distintas de 01, 01, 11 .
1-/0 B: Recoge el primer valor de la secuencia que
genera Z = 1 .
C: Recoge el segundo valor.
D: Se alcanza tras recibirse la secuencia que
genera Z = 1 .

Problema 22.- Se desea diseñar un autómata de Mealy con dos entradas (X1 ,X2) y una sali-
da Z, que obedezca al siguiente comportamiento :
1) En ningún caso ambas entradas pueden estar a 1 simultáneamente .
2) La salida Z alcanzará el valor 1 si y sólo si aparecen dos unos consecutivos en la
misma línea de entrada, pasando a dicho valor cuando se detecte el segundo 1 .

Solución P22 .- El diagrama de estados queda de la siguiente manera :

00/0

SIGNIFICADO DE CADA ESTADO

A: Estado que indica que el último valor re-

00/0 cibido es 00.
10/1 B: Se recibe 1 en la variable Y .
C: Se recibe 1 en la variable X .

01/1 10/0

Problema 23.- Por una línea se envían (bit a bit) grupos de cuatro bits . Obtenga el diagrama
de estados de un circuito secuencial síncrono de Mealy que produzca una salida Z = 1 cuando
detecte las secuencias de entradas 1100 ó 0011 . Comience por un estado de reset.

Solución P23 .- El enunciado dice que la máquina es de Mealy . El diagrama de estados queda
de la siguiente manera :


224 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Orden del bit que se espera

1°
1/0

/0 20
0/0 1/0
-/0
0/1
0/0 3°
1/0 0/0 /0 -/0
y
4°

A, C, D - Estados que detectan la secuencia 0 0 1

B, E, F - Estados que detectan la secuencia 1 1 0

Problema 24 .- Reduzca las máquinas cuyas tablas son las de la figura . ¿Se trata de máqui-
nas de Mealy o de Moore?

0 1
S
si SI S5
S2 si S5
S3 S2 S6

S4 S2 S6
S5 S3 S7,1
S6 S3 S7,1
S7 S4 S 8 ,1

S8 S4 S8,1
NS, Z NS, Z

Solución P24.-Las dos son máquinas de Mealy . Tras el proceso de reducción las tablas resul-
tantes son :

Si S2 , S3 , S4 -
S5, S 6 , S7, S s

NS, Z
NS, Z


DISEÑO DE CIRCUITOS SECUENCIALES 225

Problema 25.- Obtenga una buena asignación para la siguiente tabla de estados . .

NS, Z

Solución P25 .-La tabla no puede reducirse . Aplicando las reglas de adyacencia se obtiene :

REGLAS Tabla
1 (S4,S6), ( S3,S5)
2 --
3 (S0,S1),(S0,S2), (S0, S3) , (SO,S4), (S0 , S5), ( SO, S6) , ( S1 , S3) ,
(S1 , S5) , (S2,S4), (S2,S6)
4 (S1 , S2) , (S2,S3),(S1,S4), 2 x(S2 , S5) , 2x(S1,S6)
5 (SO,S 1 , S2 , S3 , S4)

Dos asignaciones posibles para esta tabla son las siguientes :

Tabla 1
Reglas que cumple :
1 . 2 (Todas)

aS6 so ma
2. -
3 . 5 (de 10)
4 . 4 (de 5)
®®® 5. 3
NS, Z

Tabla 2 Reglas que cumple :

Y2Y 1 1. 2 (Todas)
00 01 11 10 2. -
Yo
3. 4 (de 10)
0 S4 S2 4. 4 (de 5)
1 S6 So Si 5. 3

NS, Z
 226 PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES

Problema 26 .- a) Para la tabla de estados siguiente, determine cuál de las tres asignaciones
que se dan es la que cumple mejor las reglas de adyacencias .
b) Para la asignación número 1, realice el circuito utilizando biestables JK y puertas .

ESTADO ASIGNACIONES (q1 q2)

1 2 3
A 00 00 00
B 01 01 11
C 11 10 01
D 10 II 10

NS

Solución P26 .
a) Las reglas de adyacencia que debe cumplir la tabla de estado son :
Reglas 1 y 2 : -
Regla 3 : (A,B), 2x(A,D), (B,C) .
Regla 4 : 2x(A,C), 4x(A,D), (C,D), 2x(A,B), (B,C), (B,D) .
Regla 5 : (A,D), (B,C)
En la siguiente tabla se muestra cuántas reglas cumple cada asignación :

Asignación Adyacencias que cumple REGLAS QUE CUMPLE

R3 R4 R5
1 AB, AD, BC, CD 4 8 2
2 AB, AC, BD, CD 1 6 -
3 AC, AD, BC, BD 3 8 2

La asignación que más reglas cumple es la número 1 .

b) Con la asignación 1, siguiendo el proceso de diseño (tabla de transición, tabla de
excitación, ecuaciones de excitación) las ecuaciones que se obtienen son :

J 1 = X 2 +X 1 g2 K 1 = X2 +X 1 g 2 +X 1 g 2

J2 -X 2 K2 -q 2 +X 1 X 2

Z = q2


DISEÑO DE CIRCUITOS SECUENCIALES 227

Problema 27.- En un analizador lógico se observa el siguiente comportamiento :

Ck _ J
X

9i

q2

Za

Zb

Realice el circuito con biestables T y puertas NAND .

Solución P27 .- Vamos a obtener directamente la tabla de transición/salida . Como las varia-
bles de estado q 1 q2 cambian con el flanco de bajada de Ck, los biestbles serán tipo flip flop
disparados por el flanco de bajada . En cada ciclo de Ck, estamos viendo el estado presente
(q1 q2) y el valor actual de la entrada X : también el de las salidas Z a Zb se ven en ese mismo
ciclo, mientras que el valor del próximo estado se determina viendo cuánto valen q 1 y q2 en el
ciclo siguiente . Las tablas de transición y de salida quedan de la siguiente manera :

X
9 i \q 0 1
91 92 0 1
00 10 11
00 10 00
01 11 10
01 01 11
11 01 01
11 00 10
10 00 01
10 11 11
Q1 Q2 ZaZb
Tabla de transición Tabla de salida

Las ecuaciones de salida y excitación son las siguientes:

T, = 1 Za = Xq0+g1g2+Xq2
To = Xq 1 +Xq 2 Zn = g1g2 + g2g1