Anda di halaman 1dari 11

Program : TKJ Nama : M.

Farisy Maulana Yusuf


Mata Pelajaran : Digital Flip - Flop Kelas : X TKJ A
Job sheet :3 Instruktur : Ibu Neti – Ibu Sri

A. PENDAHULUAN

Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit data secara
semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang
tersimpan tersebut. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti
transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja
secara sekuensial. Ada 3 macam flip – flop yang saya praktekan, yaitu SR, JK dan D Flip-
Flop.

B. TUJUAN

Secara luas, dengan adanya rangkaian Flip - flop ini diharapkan kita atau para pembaca
nantinya dapat memanfaatkan rangkaian tersebut untuk kepentingan masyarakat banyak
dan menunjang kehidupan manusia. Semoga dengan ditemukannya alat yang
menggunakan prinsip Flip-flop dan dapat dipublikasikan kepublic sehingga masyarakat
banyak didunia bias memakainya.

Secara khusus tujuan dari penulis adalah agar :

1. Siswa dapat mengatahui apa itu flip-flop.


2. Siswa dapat mengetahui rangkaian dari flip-flop.
3. Siswa dapat merangkai rangkaian flip-flop.
4. Siswa dapat mengarahui table kebenaran dari flip-flop.
5. Siswa dapat membuat timming diagram flip-flop.

C. ALAT DAN BAHAN

I. SR flip-flop

Trainer Digital
Kabel Jumper
IC 7400
IC 7402
Software Circuit maker ( Apabila tidak menggunakan Trainer )

II. JK Flip-flop

Trainer Digital
Kabel Jumper
IC 7476
Software Circuit maker ( Apabila tidak menggunakan Trainer )
III. D flip-flop
Trainer Digital
Kabel Jumper
IC 7475
Software Circuit maker ( Apabila tidak menggunakan Trainer )

D. TEORI

I. SR Flip-Flop

SR Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya
digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain.
SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S
diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada
logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi
Q berada pada logik 1 dan Q not pada logika 0.

Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua
keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0
dan Q not = 1

II. JK Flip-Flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri
dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah
terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah
tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada
Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak
mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan
terjadi perubahan pada output.

III. D Flip-Flop

D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya. Sifat
dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan
berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset
atau output Q berlogik 0.

E. GAMBAR KERJA

I. SR flip-flop
II. JK Flip-flop

III. D Flip-flop

F. LANGKAH KERJA

I. SR flip-flop
Rangkailah rangkaian seperti pada gambar kerja.
Atur Switch sesuai dengan table kebenaran.
Amati dan catat hasilnya.

II. JK flip-flop

Rangkailah rangkaian seperti pada gambar kerja.


Atur Switch sesuai dengan table kebenaran.
Amati dan catat hasilnya.

III. D flip-flop

Rangkailah rangkaian seperti pada gambar kerja.


Atur Switch sesuai dengan table kebenaran.
Amati dan catat hasilnya.

G. HASIL KERJA

I. SR flip-flop

Input Output
S R Q
0 0 Tidak berubah
0 1 1 0
1 0 1 0
1 1 Tidak terdefinisikan
Tabel kebenaran SR flip-flop tanpa clock.
Input Output
Clock S R Q
1 1 0 1 0
1 1 1 0 1
1 0 1 0 1
1 0 0 0 1
1 1 0 1 0
1 0 1 0 1
1 0 0 0 1
1 1 0 1 0
1 1 0 0 1
1 0 0 0 1
Tabel kebenaran SR flip-flop dengan clock.

Timming diagram SR flip-flop dengan Clock


II. JK flip-flop

Input Output
C J K Q notQ
0 0 0 Tidak berubah
0 0 1 0 1
0 0 0
Tidak berubah
0 1 0
0 1 1 0 1
0 1 0 Tidak berubah
1 0 0 1 0
1 0 1
Tidak terdefinisikan
1 0 1
Tabel kebenaran SR flip-flop dengan clock.
Timming diagram JK flip-flop dengan Clock

III. D flip-flop

Input Output`
C D Q notQ
0 0 Tidak berubah
0 1 0 1
1 0 Tidak berubah
1 1 1 0
Tabel kebenaran SR flip-flop dengan clock.

Timming diagram D flip-flop dengan Clock