Anda di halaman 1dari 13

Hari/Tanggal : Nilai :

Sabtu, 28 Mei 2011


Job ke- : DECODER Paraf :
6

I. Pendahuluan
Decoder adalah sebuah rangkaian kombinasional logika dengan n-input/2n-output
yang berfungsi untuk mengaktifkan 2n-bit output untuk setiap bentuk input (WORD)
yang unik sebanyak n-bit. Hanya satu output decoder yang aktif pada saat diberi suatu
input nbit. Tiap output diidentifikasi oleh MINTERM CODE, mi, dari bentuk WORD
input A yang ditampilkan. Karena itulah DECODER bisa juga disebut sebagai
MINTERM CODE GENERATOR atau MINTERM RECOGNIZER. Sebuah DECODER
biasanya dilengkapi dengan sebuah input ENABLE LOW [EN(L) sehingga devais ini
bisa di- ON/OFF-kan untuk tujuan tertentu.

II. Tujuan
a. Dapat membandingkan antara hasil, table kebenaran dari materi, praktek dan Circuit
Maker.
b. Membuktikan dengan menggunakan Circuit Maker rangkaian Decoder dengan
counter up dan counter down.
c. Dapat menggunkan Circuit Maker.

III.Alat dan Bahan


a. 1 unit PC
b. Software Circuit Maker
IV. Teori
Kita dapat membuat 3-to-8 decoder dengan menggunakan dua buah 2-to-4 decoder.
Dengan kata yang lain pula, kita dapat membuat 4-to-16 decoder dengan menggunakan
dua buah 3-to-8 decoder.
Beberapa rangkaian Decoder yang sering dijumpai adalah decoder 3 x 8 (3 input
dan 8 output line), decoder 4 x 16, decoder BCD to decimal (4 bit input dan 10 output
line), decoder BCD to 7 segment (4 bit input dan 8 output line).
Khusus untuk BCD to 7 segment mempunyai prinsip kerja yang berbeda denagn
decoder-decoder yang lain, dimana kombinasi dari setiap inputnya dapat mengaktifkan
beberapa output line-nya (bukan salah satu line).

V. Gambar Kerja

Dengan menggunakan Counter Up


Dengan menggunakan Counter Down

VI. Langkah Kerja


a. Tambahkan IC 7447 sebagai decoder dan 7-segmen untuk melihat output angkanya ke
rangakian counter up dan counter down kita.
b. Digital by function  decode/demux  7447.
c. Displays  7-segment LED  CA 7-seg.
d. hubungkan output LED dengan IC Decoder dan 7segmen seperti berikut!

VII. Hasil Kerja

Table Kebenaran Decoder dengan Counter Up

Pulsa Keluaran Flip-Flop


Masuka Q0 Q1 Q2 Q3 Seven Sigment
n
0 0 0 0 0
1 1 0 0 0
2 0 1 0 0
3 1 1 0 0
4 0 0 1 0
5 1 0 1 0
6 0 1 1 0
7 1 1 1 0
8 0 0 0 1
9 1 0 0 1
10 0 1 0 1
11 1 1 0 1
12 0 0 1 1
13 1 0 1 1
14 0 1 1 1
15 1 1 1 1
16 0 0 0 0

Table Kebenaran Decoder dengan Counter Down

Pulsa Keluaran Flip-Flop


Masuka Q0 Q1 Q2 Q3 Seven Sigment
n
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 1 1
14 1 1 1 0
15 1 1 0 1
16 0 0 0 0

Gambar Hasil :

Dengan menggunakan Counter Up


Dengan menggunakan Counter Down
VI. KESIMPULAN

Jadi, counter up berfungsi untuk penghitung secara maju dengan cara pulsa dari clock
menjadi input untuk FF yang pertama dan akan menyebabkan perubahan pada kondisi output
untuk saat yang dikehendaki. Counter down berfungsi untuk penghitung secara mundur
dengan cara pulsa dari clock menjadi input untuk FF yang pertama dan akan menyebabkan
perubahana pada kondisi output untuk saat yang dikehendaki.

***
©2011
Digital (Ien’s Docs)