Anda di halaman 1dari 52

Indicação de leitura

Ler capítulo 5 até o ítem 5.18 do livro Sistemas

Digitais - Tocci ( * ) ou o capítulo 6 até o ítem 6.3 do

livro Elementos de Eletrônica Digital - Idoeta .

( * ) de preferência.

Circuitos Combinacionais

São aqueles, nos quais, o estado atual de suas saídas são definidos, exclusivamente, em

função de sua Tabela Combinacional e dos níveis lógicos atuais de suas entradas. Dessa forma, o estado anterior, o qual a saída se encontrava, não terá efeito algum sobre os valores atuais das saídas, uma vez que, os Circuitos Combinacionais não possuem Memória.

uma vez que, os Circuitos Combinacionais não possuem Memória. Circuito de controle dos motores de um
uma vez que, os Circuitos Combinacionais não possuem Memória. Circuito de controle dos motores de um

Circuito de controle dos motores de um elevador.

Circuitos Sequenciais

Devido à presença da realimentação, nos Circuitos Sequenciais os valores atuais de suas

saídas não só irão ser definidos em função dos valores atuais de suas entradas, como, também, irão depender de seus próprios valores anteriores. Dessa forma, como o estado anterior da saída, também, influencia no seu estado atual, podemos dizer que os Circuitos Sequenciais possuem características de memória.

Circuito Realimentação Combinacional
Circuito
Realimentação
Combinacional

Comparação entre as operações com e sem memória.

Comparação entre as operações com e sem memória .

O Flip-Flop (FF) é o elemento básico que compõe os Circuitos Sequenciais.

é o elemento básico que compõe os Circuitos Sequenciais. O Flip- Flop RS, também conhecido como

O Flip-Flop RS, também conhecido como “Latch”, é o mais simples de todos.

que compõe os Circuitos Sequenciais. O Flip- Flop RS, também conhecido como “Latch”, é o mais
A entrada “S” é denominada SET,pois, quando acionada ( nível lógico “1”) leva a saída

A entrada “S” é denominada SET,pois, quando acionada ( nível lógico “1”) leva a saída “Q” para o nível “1”. Em quanto que a entrada “R” é chamada de RESET, pois, quando acionada leva a saída para o nível “0”.

Setando e Resetando o Latch ( flip-flop RS básico )

1) Operação SET : Considerando Reset em “0” e a saída “Q” em zero, a aplicação

de um pulso na entrada SET levará a saída “Q” para “1” e, assim, permanece, mesmo após o desaparecimento do pulso. Daí, o efeito de Memória.

0
0

2) Operação RESET : Considerando Set em “0” e a saída “Q” em “1”, a aplicação

de um pulso na entrada RESET levará a saída “Q” para “0” e, assim, permanece,

mesmo após o desaparecimento do pulso. Novamente, o efeito de Memória.

0

“Q” para “0” e, assim, permanece, mesmo após o desaparecimento do pulso. Novamente, o efeito de
“Q” para “0” e, assim, permanece, mesmo após o desaparecimento do pulso. Novamente, o efeito de

Símbolo

SET

LATCH

Símbolo SET LATCH Q RESET Q Exemplo de Forma de Onda Dizemos que o Latch acima

QSímbolo SET LATCH RESET Q Exemplo de Forma de Onda Dizemos que o Latch acima é

RESET

QSímbolo SET LATCH Q RESET Exemplo de Forma de Onda Dizemos que o Latch acima é

Símbolo SET LATCH Q RESET Q Exemplo de Forma de Onda Dizemos que o Latch acima

Exemplo de Forma de Onda

Símbolo SET LATCH Q RESET Q Exemplo de Forma de Onda Dizemos que o Latch acima

Dizemos que o Latch acima é ativo em “1”, uma vez que as saídas só são

alterados quando as entradas transitam para este nível.

Latch acima é ativo em “1”, uma vez que as saídas só são alterados quando as
Latch acima é ativo em “1”, uma vez que as saídas só são alterados quando as

Aplicação prática para o Latch : Retirar o “bouncing” de contatos elétricos

No instante em que as chaves elétricas são acionadas e os seus contatos são fechados, ocorre uma breve oscilação mecânica entre eles até que os contatos estejam, efetivamente, fechados. Este fenômeno é conhecido como “bouncing” e pode produzir erros de comunicação. Ex : botões do teclado do computador.

de comunicação. Ex : botões do teclado do computador . Solução ( note que o “C”

Solução ( note que o “C” significa “Clear” que é o mesmo que “Reset” )

botões do teclado do computador . Solução ( note que o “C” significa “Clear” que é

Latch com portas NOR

Note que o circuito é similar ao com portas NAND, sendo que as saídas ficam invertidas. A tabela e o símbolo são iguais.

saídas ficam invertidas. A tabela e o símbolo são iguais. Note, ainda, que, como as entradas

Note, ainda, que, como as entradas são ativas em nível “1”, não são

colocados inversores nas entradas na representação simbólica.

Aplicação do Latch SR

O foto-transistor do Alarme abaixo permanece “saturado”, em quanto

estiver recebendo o feixe de luz. Com isto a entrada “S”e a saída “Q”

permanecem em nível “0”.

interrompido, mesmo que momentaneamente, a saída “Q” irá para “1”

e neste nível permanece, mantendo o Alarme disparado.

Caso o feixe de luz venha a ser

S R
S
R

Note que a chave SW1 “Reseta” o Alarme ou dá um “Clear”.

Latch tipo “D”

FIGURA 5-27 latch D; (a) estrutura; (b) Tabela-verdade; (c) Símbolo lógico.

Armazena um bit e, em função disto, é utilizado como dispositivo de memória temporária em computadores. A entrada “enable” habilita o armazenamento do dado.

a) Circuito

b) Tabela

c) Símbolo

temporária em computadores. A entrada “enable” habilita o armazenamento do dado. a) Circuito b) Tabela c)

FIGURA 5-28

Formas de onda parqa o exemplo 5-7 mostrando os dois modos de operação de um latch D transparente.

Formas de onda do Latch tipo “D”

parqa o exemplo 5-7 mostrando os dois modos de operação de um latch D transparente. Formas

Lista de Exercícios

1) Considerando Q inicialmente igual a “0”, aplique as formas de onda “x” e ”y” mostradas na figura abaixo nas entradas SET e RESET de um latch NAND, o qual é ativo em “0”, e construa as formas de onda das saídas Q e Q\.

“0”, e construa as formas de onda das saídas Q e Q \. 2) Qual a

2) Qual a vantagem que o latch construído com porta NOR tem em relação

ao com porta NAND ?

Lista de Exercícios

3) Aplique as 3 formas de onda anteriores no circuito abaixo e construa a forma de onda da saída “Q”, considerando esta saída, inicialmente, igual a zero.

considerando esta saída, inicialmente, igual a zero. 4) Que modificações devem ser feitas no projeto do

4) Que modificações devem ser feitas no projeto do Alarme (slide 13) para que possamos monitorar 3 foto-transistores distintos ?

5) Considere que a forma de onda “y” anterior foi invertida e injetada na entrada ENABLE de um Latch tipo “D” e que a forma de onda “z” foi injetada na entrada “D” deste Latch. Construa a forma de onda da saída “Q”.

166) Considere que um determinado ambiente possui duas entradas e que foram

colocados feixes de luz incidindo em foto-

transistores em cada uma das entradas. Faça um projeto no qual sempre que uma pessoa entrar no ambiente, por qualquer uma das entradas, uma lampada se acenderá,

automáticamente.

qual sempre que uma pessoa entrar no ambiente, por qualquer uma das entradas, uma lampada se

Sinais de Clock em Sistemas Digitais

Nos Sistemas Digitais, as operações dos circuitos são controladas a partir de um onda quadrada conhecida como sinal de Clock. Pode ser estabelecido, por exemplo, que, enquanto o sinal de Clock estiver em “0”, os circuitos permanecem inoperantes. E, quando o sinal de Clock for igual a “1”, os circuitos estarão liberados para operar.

a “1”, os circuitos estarão liberados para operar. Com isto, os circuitos passam a atuar de

Com isto, os circuitos passam a atuar de forma sincronizada com o sinal de Clock e sua velocidade de operação, portanto, será definida em função da freqüência deste sinal.

O sinal de Clock é um onda periódica constituída por um trem de

pulsos ou de uma onda quadrada.

Nos Circuitos Digitais, as entradas que atuam de forma sincronizada com o sinal de Clock são chamadas de entradas síncronas.

Enquanto os Latches são disparados em função do nível dos sinais de suas entradas, não utilizando Clock, os Flip-flops são disparados em sincronismo com um sinal de Clock.

A entrada do Clock é identificada por um triângulo . A principal diferença de um
A entrada do Clock é identificada por um triângulo . A principal diferença de um
A entrada do Clock é identificada por um triângulo . A principal diferença de um
A entrada do Clock é identificada por um triângulo .
A entrada do Clock é
identificada por um
triângulo .
A entrada do Clock é identificada por um triângulo . A principal diferença de um Flip-flop

A principal diferença de um Flip-flop para um Latch está no fato deste

último não receber sinal

de Clock, sendo disparado, por nível, conforme foi visto.

A principal limitação no uso do flip-flop RS, está no fato dele não operar com as duas entradas, simultaneamente, iguais a “1” .

Flip-flop JK Simples
Flip-flop JK Simples

Tabela de Estados

iguais a “1” . Flip-flop JK Simples Tabela de Estados A principal diferença do Flip-flop JK
iguais a “1” . Flip-flop JK Simples Tabela de Estados A principal diferença do Flip-flop JK

A principal diferença do Flip-flop JK Simples, em relação ao RS, está no fato

dele trabalhar com as duas entradas iguais a “1”. Neste caso, quando o Clock

for para “1”, a saída trocará de estado.

Lógicamente, que, neste caso, se o Clock permanecer igual a “1” por muito tempo, a saída trocará de estado, outra vez, o que acarreterá num erro.

Restrição no uso do Flip-flop JK Simples

Quando as entradas “J” e “K” são iguais a “1”e o Clock está em nível alto, a

saída Q será o inverso do seu estado anterior. Caso o Clock permaneça neste estado por muito tempo, a saída se inverterá de novo, voltando ao estado inicial, o que seria um erro. Ou seja, no Flip-flop JK Simples, o tempo de permanencia

do Clock no nível “1” é crítico.

tempo de permanencia do Clock no nível “1” é crítico. crítico Devido à esta restrição, à
crítico
crítico

Devido à esta restrição, à qual poderá levar a um valor incorreto para a

saída, o Flip-flop JK Simples não é utilizado nas aplicações.

De um modo geral, para que este tipo de problema não ocorra nos flip-flops, os circuitos são projetados de forma que a mudança de estado de suas saídas não

ocorra enquanto o Clock for igual a “1” ou igual a “0”;

mas, apenas, durante as transições de subida ou de descida do sinal do Clock. Isto é conheciodo como “disparo por borda”.

durante as transições de subida ou de descida do sinal do Clock. Isto é conheciodo como

Flip-flop JK Mestre-Escravo, JK Master-Slave ou Flip-flop JK

O Flip-flop JK Simples possui o incoveniente de alternar o valor da saída, enquanto o Clock estiver no nível alto e J=K=1. Para evitar este problema, no JK Mestre-Escravo ou, simplesmente, flip-flop JK, a saída só muda de estado nos instantes em que ocorrerem as transições do Clock.

nos instantes em que ocorrerem as transições do Clock. S1 R1 Mestre Escravo Quando o Clock
nos instantes em que ocorrerem as transições do Clock. S1 R1 Mestre Escravo Quando o Clock
S1 R1 Mestre Escravo
S1
R1
Mestre
Escravo

Quando o Clock for igual a “1” , o Mestre estará liberado e o Escravo ficará travado. As saídas do Mestre, então, serão definidas conforme a tabela abaixo. Quando o Clock for para “0”, o Mestre ficará travado e o Escravo será liberado para operar, transfe-rindo para as suas saídas, os mesmos valores recebidos do Mestre.

Observe que a mudança no estado da saída, só ocorre neste instante. Ou seja, na transição

de descida do Clock.

Observe que a mudança no estado da saída, só ocorre neste instante. Ou seja, na transição
Observe que a mudança no estado da saída, só ocorre neste instante. Ou seja, na transição
S2 R2 Mestre Escravo Descida do clock
S2 R2 Mestre Escravo Descida do clock
S2 R2 Mestre Escravo
S2
R2
Mestre
Escravo
S2 R2 Mestre Escravo Descida do clock
S2 R2 Mestre Escravo Descida do clock

Descida

do clock

S2 R2 Mestre Escravo Descida do clock
S2 R2 Mestre Escravo Descida do clock
Em Resumo : 1- O Latch é disparado em função do nível dos sinais de

Em Resumo :

1- O Latch é disparado em função do nível dos sinais de suas entradas.

2- O Flip-flop JK é disparado “por borda” do sinal de Clock. Ou seja, suas saídas só

poderão mudar de estado, em função de suas entradas ( síncronas ), durante as transições ( de subida ou de descida) do sinal de clock.

Entradas Assincronas

Até agora só utilizamos as entradas síncronas dos Flip-flops; ou seja, aquelas entradas cujo efeito nas saídas só ocorre após a devida transição do sinal do Clock. No entanto, na maioria das aplicações e em momentos

específicos, pode ser necessária a ativação imediata do nível lógico da saída,

independentemente do estado do sinal Clock. Tal ativação é realizada por meio das Entradas Assíncronas.

Estas Entradas podem ser úteis, por exemplo, se quisermos estabelecer os valores iniciais das saídas do Flip-flop, de forma que, toda vez que ligarmos o circuito, saberemos qual será o estado de partida da saída “Q”.

Exemplo : Latch SR com as entradas Assíncronas PRESET ( PR ) e

CLEAR ( CLR ).

o estado de partida da saída “Q”. Exemplo : Latch SR com as entradas Assíncronas PRESET
o estado de partida da saída “Q”. Exemplo : Latch SR com as entradas Assíncronas PRESET

Flip-flop JK com entradas assíncronas

Flip-flop JK com entradas assíncronas Mestre Escravo Observe que as entradas PR e CLR atuam diretamente
Flip-flop JK com entradas assíncronas Mestre Escravo Observe que as entradas PR e CLR atuam diretamente
Mestre Escravo
Mestre
Escravo

Observe que as entradas PR e CLR atuam diretamente nas saídas do Mestre e do Escravo independente do Clock.

Dessa forma, a qualquer instante e independente do sinal de Clock, estas entradas poderão

ser acionadas e levarão, imediatamente, a saída “Q” para o nível “1” ou “0”, dependendo de qual entrada foi ativada. Neste exemplo, PR e CLR são ativas com “0”.

ativada. Neste exemplo, PR e CLR são ativas com “0”. Durante a operação normal do circuito,

Durante a operação normal do circuito, as entradas PRESET e CLEAR devem permanecer iguais a “1”. Caso seja necessário, em um dado instante, que a saída Q vá para “0”, basta, momentaneamente, aplicar-se um “0” na

entrada CLEAR que esta mudança, na saida, ocorrerá de imediato. Em seguida, esta entrada deverá voltar para

“1”, para que o circuito seja liberado para a sua operação normal. Observe que PRESET e CLEAR não podem ser, ao mesmo tempo, ativados com “0” .

Aplicações das Entradas Assíncronas

Garantia de Estado Inicial - No Alarme anterior (slide 13) o estado inicial da saída era imprevisível e, portanto, o Alarme poderia ser disparado, assim que o circuito fosse alimentado. No circuito abaixo, sempre que o circuito for alimentado, o capacitor inicia o seu processo de carga, mantendo a entrada “Clear”, inicialmente, igual a “0”. Com isto, sempre que o circuito for alimentado, a saída (Q) estará igual a “0”, impedindo o disparo do alarme, neste momento.

S R CLR
S
R
CLR

Posteriormente, o capacitor ficará carregado, deixando a entrada Clear em nível “1”.

Aplicação 02 :

No circuito abaixo, os dados de saída do primeiro Flip-flop estão sendo

transferidos para o segundo, através das entradas assíncronas, tão logo o sinal “Transfer enable” for para o nível “1”.

Transferência de Dados

das entradas assíncronas, tão logo o sinal “Transfer enable” for para o nível “1” . Transferência

Para o circuito abaixo, construir a forma de onda da saída “Q”,

considerando que o seu estado inicial é “1”.

Para o circuito abaixo, construir a forma de onda da saída “Q”, considerando que o seu
Para o circuito abaixo, construir a forma de onda da saída “Q”, considerando que o seu
Para o circuito abaixo, construir a forma de onda da saída “Q”, considerando que o seu
Pela sua capacidade de armazenar o valor do bit de entrada, o Flip-flop tipo “D”

Pela sua capacidade de armazenar o valor do bit de entrada, o Flip-flop tipo “D” pode ser empregada como célula de memória temporária.

Flip-flop tipo “D”, também, pode ser implementado sensível à subida do

Clock.

Flip- flop tipo “D”, também, pode ser implementado sensível à subida do Clock.
Flip- flop tipo “D”, também, pode ser implementado sensível à subida do Clock.

Aplicações para o Flip-flop tipo “D”

1) Transferência paralela de Dados

No circuito abaixo, os três bits de saída do Circuito Combinacional serão transferidos para os Flip-flops tipo “D”; tão logo, ocorra a descida do Clock.

E lá, permanecerão, temporáriamente, até que ocorra uma nova transferência.

2) Sincronização de Flip-flops

No circuito abaixo, deseja-se que os pulsos de Clock sejam transferidos para

a saída “X”, durante o intervalo de tempo em que a saída da chave “A” estiver

no nível “1”. Como o acionamento de “A” é assíncrono (independe de Clock), poderão ocorrer pulsos parciais indesejáveis na saída “X”.

de “A” é assíncrono (independe de Clock), poderão ocorrer pulsos parciais indesejáveis na saída “X”.

A inserção do Flip-flop tipo “D” , acionado na descida do Clock, impede a

ocorrência de pulsos parciais.

A inserção do Flip- flop tipo “D” , acionado na descida do Clock, impede a ocorrência
A inserção do Flip- flop tipo “D” , acionado na descida do Clock, impede a ocorrência

Lista de Exercícios

1) Construa a forma de saída do flip-flop SR abaixo, considerando Q, inicialmente, igual a “0”.

SR abaixo, considerando Q, inicialmente, igual a “0”. S R ck 2) Construa a forma de

S

R

ck

2) Construa a forma de saída do flip-flop JK abaixo, considerando Q, inicialmente, igual a “0”.

a “0”. S R ck 2) Construa a forma de saída do flip-flop JK abaixo, considerando
a “0”. S R ck 2) Construa a forma de saída do flip-flop JK abaixo, considerando

3) Considere que a forma de onda “S”, da questão 1, foi aplicada na entrada “D” de um flip-flop tipo D; assim como, o sinal de Clock. Construa a forma da saída “Q”, considerando-a, inicialmente, igual a “0”.

4) Qual a diferença entre um Latch D e um Flip-flop tipo D ?

5) Considere, inicialmente, Q=0, construa a forma de onda de saída do JK abaixo.

Q=0, construa a forma de onda de saída do JK abaixo. 6) No circuito abaixo, A,B

6) No circuito abaixo, A,B e C estão, inicialmente, em nível “0”. Supõe-se que a saída “Y” vai para o nível “1”, apenas, quando A,B e C forem para “1” em uma determinada sequencia.

a) Qual é esta sequencia ?

b) Qual a necessidade do pulso Start ?

c) Modifique o circuito de forma a ser feito uso de flip-flops tipo “D”.

? b) Qual a necessidade do pulso Start ? c) Modifique o circuito de forma a

Registrador de Deslocamento ( Shift Register )

Vimos que o Flip-flop tipo “D” pode ser utilizado para armazenar, temporáriamente, um bit de

informação. Para o armazenamento, simultaneo, de vários bits, utiliza-se o Registrador de Deslocamento que é formado a partir do agrupamento de vários Flip-flops do tipo “D”.

do agrupamento de vários Flip- flops do tipo “D”. Observe que os Flip-flops recebem os pulsos

Observe que os Flip-flops recebem os pulsos de Clock,simultaneamente ( Operação Síncrona ). O termo “Deslocamento” deve-se ao fato de, no instante em que ocorrer a transição de descida do Clock, cada Flip-flop transfere o dado da sua entrada para a sua respectiva saída. Assim, à medida em

que os pulsos de Clock ocorrem, os bits de dados serão deslocados de um Flip-flop para o outro.

Assim, à medida em que os pulsos de Clock ocorrem, os bits de dados serão deslocados

Aplicações para o Registrador de Deslocamento

1) Painéis de comunicação visual

de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem
de Deslocamento 1) Painéis de comunicação visual Registradores com N flip-flops À medida em que ocorrem

Registradores com N flip-flops

À medida em que ocorrem os pulsos de Clock, cada ponto (bit) armazenado nos flip-flops é deslocado para o próximo provocando o efeito visual do deslocamento do texto; neste caso, da direita para a esquerda.

Aplicações para o Registrador de Deslocamento

2) Conversor Série-Paralelo

o Registrador de Deslocamento 2) Conversor Série-Paralelo Aplicação prática : a cabeça de leitura de um

Aplicação prática : a cabeça de leitura de um CD-ROM ou de um HD(disco rígido) lê bit-a-bit os dados armazenados; ou seja, a sua saída é serial. Para que estes dados sejam entregues para processamento devem ser agrupados em “pacotes” de 1 ou mais bytes, num formato paralelo.

Aplicações para o Registrador de Deslocamento

( continuação )

Aplicações para o Registrador de Deslocamento ( continuação )
Aplicações para o Registrador de Deslocamento ( continuação )

Aplicações para o Registrador de Deslocamento 3) Carregamento Paralelo do Registrador ou Conversor Paralelo-Série ( Tipo 1 )

do Registrador ou Conversor Paralelo-Série ( Tipo 1 ) Inicialmente, o sinal de Clock deve ser

Inicialmente, o sinal de Clock deve ser inibido. Em seguida, devemos zerar as saídas, fazendo “clear”

igual a zero e, logo depois, retornar esta entrada para “1”. Na sequencia, a entrada “enable” deverá ir para “1” fazendo com que nas entradas “preset” tenhamos o complemento de ABCD. Com isto, as saídas dos Flip-flops estarão carregadas com o valor de ABCD. Em seguida, “enable” volta para “0”, Com isto, o Registrador estará carregado. Se liberarmos o sinal de Clock, os dados ABCD serão transferidos, um por um, serialmente, através da saída Qo.

3) Carregamento Paralelo do Registrador ou Conversor Paralelo-Série ( Tipo 2 )

O circuito anterior exige um “Clear”, antes que o carregamento paralelo seja realizado. Na

configuração abaixo, este “Clear” não é necessário. Os dados são carregados, através das entradas assíncronas, tão logo ocorra o pulso de carregamento paralelo.

Entrada de Dados Paralelos

A B C D S S S S D Q D Q D Q D
A
B
C
D
S
S
S
S
D
Q
D
Q
D
Q
D
Q
_
_
_
_
CP
Q
CP
Q
CP
Q
CP
Q
R
R
R
R

Entrada

Serial

C D S S S S D Q D Q D Q D Q _ _

Saída

Serial

Pulso para o carregamento paralelo

4) Registrador atuando como Divisor ou Multiplicador de bits

4) Registrador atuando como Divisor ou Multiplicador de bits
4) Registrador atuando como Divisor ou Multiplicador de bits

5) Transferencia paralela de Dados e armazenamento ( Memória )

Transferencia paralela de Dados e armazenamento ( Memória ) Uma vez que o Registrador Y tenha

Uma vez que o Registrador Y tenha recebido os dados, estes ficarão

armazenados, até que um novo carregamento seja efetuado. O Registrador Y,

neste caso, atua de forma semelhante às memórias dos computadores.

6) Transferência Serial de Dados entre Registradores

6) Transferência Serial de Dados entre Registradores

Exercício

Exercício Solução

Solução

Exercício Solução
Exercício Solução

Solução

Solução
Solução
Solução
Solução
Solução
Solução
Solução
Solução
Solução
Solução
Solução

Descritivo

Descritivo Exercício resolvido

Exercício resolvido

Descritivo Exercício resolvido
Descritivo Exercício resolvido

Transmissão de Dados entre Registradores

Transmissão de Dados entre Registradores Exercícios propostos

Exercícios propostos

Transmissão de Dados entre Registradores Exercícios propostos

Circuito inicial da próxima Aula-Prática

DISP2 V 7 DISP1 R 3 V 8 5 V 1 k 5 V +
DISP2
V
7
DISP1
R 3
V
8
5 V
1 k
5 V
+
V
ENA
+
V
V
1
R 2
4321
CLR
U 1
S 2
1 k
5 V
4321
74LS96
+
V
TP1
S
MR
S 1
R 1
PE
1 k
CP
KPD1
PstA
QA
PstB
QB
V 6
F
PstC
QC
PstD
QD
CP1
Q1
PstE
QE
4321
CP2
Q2
74LS96
S
MR
PE
CP
PstA
QA
PstB
QB
PstC
QC
PstD
QD
PstE
QE

U 3

Aplicação :

Decodificador de Teclado

Aplicação : Decodificador de Teclado Teclado com 56 teclas Saída serial (bit a bit) código da
Aplicação : Decodificador de Teclado Teclado com 56 teclas Saída serial (bit a bit) código da

Teclado com 56 teclas

Saída serial (bit a bit) código da tecla

com 56 teclas Saída serial (bit a bit) código da tecla Este circuito identifica qual tecla

Este circuito identifica qual tecla foi pressionada e envia o seu código serialmente ao processador (CPU).

Descrição do funcionamento

Funcionamento do circuito

A cada pulso do Clock , uma das saídas do Registrador-Gerador de Anel estará no nível 1. Com isto, as linhas do Teclado estarão sendo alimentadas uma-a-uma e, sequencialmente, na

frequencia do Clock. No início, como nenhuma tecla foi pressionada, nenhuma das entradas do

Decodificador recebe nível lógico 1e, portanto, a sua saída será 000. Caso alguma tecla seja pressionado, e, evidentemente, considerando que o tempo de pressionamento é muito maior que o período do Clock, apenas, a entrada do decodificador referente a esta tecla irá para o nível 1. Neste instante, e, emquanto perdurar o atual ciclo de Clock, a saída do decodificador irá gerar o código binário desta entrada.

Como, até então, a saída do decodificador era 000”, esta passará a ter, agora, pelo menos,

um de seus bits igual a 1. Assim, a saída da porta NOR irá para 0”, provocando o bloqueio imediato do Clock. Com isto, o Registrador-Gerador de Anel interrompe o deslocamento interno do bit 1e ocorre a liberação imediata do carregamento paralelo do Registrador Transmissor, através da entrada “habilita”.

O código binário na saída do decodificador e os 8 bits de saída do Gerador de Anel irão compor o código único e individual que identificará a tecla. Estes 11 bits mais os 4 bits de INÍCIO e os 4 bits de FIM irão compor o “pacote” a ser transmitido. Assim que a tecla for liberada, a saída do decodificador volta para 000, o Clock volta a ser liberado e, consequentemente, a transmissão serial do “pacote” é iniciada. Á medida em que os bits são enviados, o Registrador Transmissor é preenchido com 0s” através da entrada serial.