TEORA
Existen dos clases diferentes de Fets: los de unin, a los que denominaremos sencillamente Fet, y los de puerta aislada, conocidos como transistores MOS por el tipo de tecnologa utilizada (Metal-Oxide-Semiconductor). El FET puede trabajar tanto en circuitos digitales como lineales. En un amplificador analgico se lo hace trabajar en la zona lineal con polarizacin inversa de puerta a fuente. Los Fets de unin se dividen en FET de canal n y FET de canal p. Ambos transistores tienen tres terminales, denominados surtidor o fuente, drenador y compuerta. Los Fets se los puede auto polarizar. A semejanza con los BJT, el FET puede tener varios tipos de configuracin: surtidor comn, drenador comn y puerta comn. El ms utilizado es el drenador comn. La relacin entre la corriente de drenador y el voltaje puerta-surtidor viene dada por la siguiente expresin:
ID VGS = IDSS 1 VGS (OFF
2
Donde IDSS es la corriente de saturacin cuando V GS = 0 y VGS (OFF) = VP el voltaje de contraccin o estrechamiento del canal. Por su constitucin, los transistores MOS, son dispositivos que presentan una mayor resistencia de entrada que los FET de unin. Existen transistores MOS de enriquecimiento y de empobrecimiento. En los primeros, el canal se forma por el efecto del voltaje aplicado a la puerta. En los segundos, el canal va desapareciendo al aplicar voltaje a la puerta. Tantos unos como otros pueden ser de canal n o de canal p; por lo tanto, hay cuatro tipos diferentes de MOS. La ecuacin que relaciona la corriente del drenador con el voltaje de puerta para el mosfet de empobrecimiento es idntica a la de los FET, y para el mosfet de enriquecimiento es:
ID = K (VGS VT ) Donde K es una constante dado por los fabricantes y VT el voltaje de umbral para el cual se ocasiona un incremento significativo de la corriente de drenaje.
2
PROCEDIMIENTO: 1
Fig. 6.1 Fig. 6.2 NOTA: PARA LA SIMULACIN E INVESTIGACIN EN PSPICE SE PUEDE UTILIZAR EL J2N5951 COMO FET Y EL IRF640 COMO EL MOSFET.
Fig. 6.3
PRCTICA # 6
AMPLIFICADORES BASADOS EN FETS Y MOSFETS
DATOS TERICOS
NOMBRE..............................................................
PARALELO.................
A.- Investigue los siguientes parmetros del JFET 2SK168(J2N5951): IDSS = VGS(OFF) =
Para la misma Fig. 6.2 dada una entrada Vi = 6 mVP-P y determine: Vo = AVM =
PRCTICA # 6
3
DATOS EXPERIMENTALES
NOMBRE..............................................................
PARALELO.................
A.- Arme el circuito de la Fig. 6.1. Ajuste el potencimetro para un voltaje V GS = 0. Medir la corriente del drenador del FET para ese valor de voltaje. IDSS = B.- Vare el potencimetro hasta obtener el mnimo valor posible de corriente del drenador del FET ( 0.1uA - 0.5uA), de esta manera obtendremos el voltaje de apagado del JFET VP = VGS (OFF). VGS = VGS (OFF) = VP = C.- Vare el voltaje de la puerta del FET entre 0 y Vp en pasos aproximadamente de VP/10. Para cada uno de stos valores medir ID. Despus, con la frmula calcular el valor de ID. Determinar la media aritmtica de ambos valores. Llene la tabla siguiente: VGS(V) de: VGS(V) ID Medida(mA) ID Calculada(mA) ID Media(mA) 0 2VP/1 VP/10 0 3VP/1 0 4VP/1 0 5VP/1 0 6VP/1 0 7VP/1 0 8VP/1 0 9VP/1 0 VP
D.- Representar los datos de la tabla en el grfica, seale los valores IDSS y VP.
E.-Para la Fig. 6.2 conectar el generador de funciones y ajuste la seal hasta obtener Vi=12 mVP-P y f =3 Khz. Mida el voltaje Vo (p-p) con el osciloscopio y calcule la ganancia AVM. Vo (p-p) = AVM = Vo / Vi =
F.- Para la Fig. 6.3 conectar el generador de funciones y ajuste la seal hasta obtener Vi =40 mVP-P y f =30 Khz. Mida el voltaje Vo y calcule la ganancia AVM. Vo (p-p) = AVM = Vo / Vi =
H.- Aumente la seal de entrada hasta un valor de Vi =160 mVP-P. Observe la seal en el osciloscopio y grafquela. Explique que ocurre en las conclusiones, que diferencias existe con el circuito de la Fig. 6.2.
Conclusiones: