1

FORMATO INSTRUCTIVO PARA LA REVISTA SCIENTIA ET TECHNICA CIRCUITOS ARITMETICOLOGICOS

RESUMEN Este documento es orientado con el fin de interpretar los procesos de suma y resta con numeros binarios, tambien comprobar el funcionamiento de algunos circuitos integrados MSI(ecala media de integracin )y/o ULA(unidad aritmetico logica). PALABRAS CLAVES: MSI, ULA, circuitos integrados. ABSTRACT This document is oriented with the objective of interpret the information of the MSI and ULA integrated circuits manufacturers which are given in the manuals. KEYWORDS: MSI, ULA, integrated circuits. .

1. INTRODUCCIN 2. CONTENIDO 1.Para un semisumador, plantear tabla de verdad, ecuaciones booleanas, y circuito resultante : El semisumador posee la siguiente tabla de verdad: entradas A 0 0 1 1 B 0 1 0 1 salidas S 0 1 1 0 C 0 0 0 1 2.Para un sumador total plantear tabla de verdad ecuaciones booleanas y circuito resultante con compuertas basicas : En este circuito combinacional se realiza una suma con los dos operandos A y B como en el semisumador pero con el acarreo, Cin, proveniente de otra suma y as obtener la suma completa, que tarda 3 unidades de tiempo, y el acarreo, que tarda 2. El bloque sera el siguiente: entradas A B 0 0 0 0 1 1 1 1 salidas Cin S 0 1 0 1 0 1 0 1

Las funciones de las salidas del semisumador son las siguientes: _ _ S = (A B) + (A B )= A+B =( Suma). C = A B =( Acarreo). A B A B

Cout 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1

0 0 1 1 0 0 1 1

Las funciones de las salidas del semisumador son las siguientes: _ _ _ __ _ __ S = A B Cin + A B Cin + A B Cin + A B Cin =Suma.

2 Cout = A B + A Cin + B Cin = Acarreo.

A B C A B C

L2 L1

5.Consulte la metodologa para hallar el complemento a 2 de un # binario. Complemento a 2

3.Plantear circuito sumador total para 2# de 4 bits c/u, utilizando bloque de sumador total como el logrado en el numeral 2.

Los computadores utilizan la representacin binaria en complemento a 2 para representar nmeros negativos. La representacin de nmeros positivos en complemento a 2 sigue las mismas reglas del sistema signo-magnitud y la representacin de los nmeros negativos en complemento a 2 se obtiene de la siguiente forma: Se representa el nmero decimal dado en magnitud positiva. El nmero de magnitud positiva se representa en forma binaria positiva. Se obtiene el complemento 1 del nmero binario obtenido en el paso anterior mediante el cambio de los unos por ceros y viceversa. Al complemento 1 se le suma uno y el resultado es la representacin en el complemento 2. Ejemplo Representar el nmero 510 en binario, utilizando el complemento a 2 con 5 bits.

4.Consulte la informacin de manual para el C.I 74LS83 y plantear un sumador para dos numeros de 8 bits c/u.
A0 7
4321

1. 5 5.
2. Escribimos el nmero +510 en binario de 5 bits 0101 3. Obtenemos el complemento a 1 de 0101 1010 4. Al complemento de nmero anterior se la suma 1. El resultado es 1011. 5. Obtenemos el nmero 1011 en complemento a 2. Ejemplo Obtener el complemento a 2 del nmero positivo de 8 bits 000001012 (+510).

DISP1 U1 74F83
s4 s3 s2 s1 Cout

B0 9
4321

A4 A3 A2 A1 B4 B3 B2 B1

4321

Cin

A1 1
4321 A4 A3 A2 A1 B4 B3 B2 B1

DISP2 U2 74F83
s4 s3 s2 s1 Cout

4321

B1 2
4321

L1

El equivalente en complemento a 1 es 11111010. El complemento a 2 del nmero es 11111011. Comprobando los pesos en decimal se puede demostrar la obtencin del negativo del nmero inicial utilizando el mtodo del complemento a 2: 111110112 = (-128 + 64 + 32 +16 + 8 + 0 + 2 + 1)10 = 510 En la representacin en complemento 2 el primer bit del lado ms significativo puede interpretarse como el signo, siendo cero para nmeros positivos y 1 para nmeros

Cin

Scientia et Technica Ao X, No x, Mes 200x. U.T.P

negativos. Se puede comprobar que si a una cantidad negativa expresada en complemento 2 se le saca su complemento 2, se obtiene la magnitud positiva correspondiente. 6.Disee un circuito restador para dos numeros de 4 bits cada uno usado el 74LS83.
A 5
4321

B 2
4321

8.estudiar el sumador BCD e implementar el circuito con el C.I 74LS83

A4 A3 A2 A1 B4 B3 B2 B1

U1 74LS83A
s4 s3 s2 s1

L1

DISP1

4321

Ci n C o u t

7.Implementar sumador / restador paralelo para 2# de 4 bits c/u .

KPD1 5
4321

DISP1 U1 74F83
4321 s4 s3 s2 s1

9.consultar manual el C.I DM74S181,sus conexiones operatividad para realizar diversas operaciones aritmeticas y logicas usando 2# de 4 bits c/u.

resta KPD2 1
4321

suma

A4 A3 A2 A1 B4 B3 B2 B1

L1

C i nC o u t

____________________________ 1. Las notas de pie de pgina debern estar en la pgina donde se citan. Letra Times New Roman de 8 puntos

Scientia et Technica Ao X, No x, Mes 200x. U.T.P

____________________________ 1. Las notas de pie de pgina debern estar en la pgina donde se citan. Letra Times New Roman de 8 puntos