Sistemas Electronicos Digitales 2o Curso Ingeniera Tcnica Industrial Logica Modular Secuencial

Jos Luis Rossell Sanz Grupo de Tecnologa Electrnica Universitat de les Illes Balears

ndice
Introduccin Registros Contadores
Contadores asncronos Contadores sncronos

Contadores MSI

Clasificacin Circuitos Digitales

Circuitos Digitales

Clasificacin Circuitos Digitales

Circuitos Digitales
Combinacionales

Clasificacin Circuitos Digitales

Circuitos Digitales
Combinacionales Secuenciales

Clasificacin Circuitos Digitales

Circuitos Digitales
Combinacionales Secuenciales Asncronos

Clasificacin Circuitos Digitales

Circuitos Digitales
Combinacionales Secuenciales Asncronos Entradas

Sistema secuencial
Salidas

Sncronos
Gobernados por un reloj de sincronizacin

Memoria

Registros de desplazamiento
y3 Entrada
D Q D Q

Registros de desplazamiento
y0 y3 Entrada
D Q D Q

y2
D Q

y1
D Q

y2
D Q

y1
D Q

y0

Reloj
Reloj Entrada y3..0

Reloj
Reloj Entrada y3..0
0000 1000 1100 0110 0011 1001 1100 1110 1111 0111 0011

Entradas en paralelo di
Entradas Serie DSL DSR

Control

74194 Shift Register Bidireccional Universal de 4 bits

Reloj Salidas qi
Reloj _ Control Reset Memoria Desplazamiento izquierda Desplazamiento derecha Carga en paralelo Salidas 0 qi qi-1 , DSL DSR , qi-1 di

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

74194 Shift Register Bidireccional Universal de 4 bits

Control

74194 Shift Register Bidireccional Universal de 4 bits

Control

Entradas

Clear* Reloj

Entradas
Clear* Reloj

Bloque combinacional

74194 Shift Register Bidireccional Universal de 4 bits

Control

74194 Shift Register Bidireccional Universal de 4 bits

Control

Bloque Secuencial

Bloque Secuencial

Entradas

Entradas

Clear* Reloj

Bloque combinacional

Clear* Reloj

Bloque combinacional

Tipos de contadores
Diseados como mquinas tipo Moore (la salida es el estado) Sncronos
Ms fiables y rpidos Sin estados intermedios (glitches) Ms grandes

Contadores con registros

S
D Set Q

y3
D Q

y2
D Q

y1
D Q

Asncronos
Ms lentos Presentan glitches en las transiciones Ms pequeos

Reloj
Reloj Set

Salidas
y0

Contadores con registros

S
D Set Q

Contadores Twisted ring

y0 y3
D Q D Q

y3
D Q

y2
D Q

y1
D Q

y2
D Q

y1
D Q

y0

Reloj
Reloj Set y3..0
0000 1000 0100 0010 0001 1000 0100

Reloj
Reloj

Contadores Twisted ring

y3
D Q D Q

Linear Feedback Shift Register (LFSR)

y0
D Q D Q D Q D Q

y2
D Q

y1
D Q

Reloj
Reloj

Reloj
2 4

8 12 14

Generador de nmeros pseudoaleatorios

0000 1000 1100 1110 1111 0111 0011

9 3 6 13 10 5 11 0

15 7

y3..0

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Entrada
Q Q Q Q

Entrada
Q Q Q Q

Entrada

y0

y1

y2

y3

Entrada

y0

y1

y2

y3

y0 y1 y2 y3

y0 y1 y2 y3

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Entrada
Q Q Q Q

Entrada
Q Q Q Q

Entrada

y0

y1

y2

y3

Entrada

y0

y1

y2

y3

y0 y1 y2 y3

y0 y1 y2 y3

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Habilitacin
T

Contador asncrono
Q T Q T Q T Q

Entrada
Q Q Q Q

Entrada
Q Q Q Q

Entrada

y0

y1

y2

y3

Entrada

y0

y1

y2

y3

y0 y1 y2 y3

y0 y1 y2 y3
y3..0 0 1 2 3 4 5 6 7 8 9 A B C D E F

Habilitacin
T

Contador asncrono
Q T Q T Q T Q Q Q Q Q

Contador asncrono de mdulo 10

1
T Q

1
T Q

1
T Q

1
T Q

Entrada

Entrada
CLR Q CLR Q CLR Q CLR Q

y0 Entrada

y1

y2

y3

y0

y1

y2

y3

y0 y1 y2 y3
y3..0 F E D C B A 9 8 7 6 5 4 3 2 1 0

y0 y1 y2 y3
y3..0 0 1 2 3 4 5 6 7 8 9
A

Contador asncrono de mdulo 10

1
T Q

Contador asncrono: Inconvenientes

1
T Q T Q T Q T Q

1
T Q

1
T Q

1
T Q

Entrada
CLR Q CLR Q CLR Q CLR Q

Entrada
Q Q Q Q

y0

y1

y2

y3

y0

y1
4tp

y2

y3

y0 y1 y2 y3
y3..0 0 1 2 3 4 5 6 7 8 9
A

y0 y1 y2 y3
0 y3..0 6 7 6 4 0 8 9

Ejemplo de funcionamiento
1
T Q T Q T Q

74138- Decodificador de 1 a 8

Reloj
74HC138A A2 A1 A0 Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8

74138- Decodificador de 1 a 8

Reloj 1
T Q T Q T Q

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

Reloj

A2 A1 A0

Reloj 1
T Q T Q T Q

Reloj 1
T Q T Q T Q

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

Reloj

A2 A1 A0

Reloj

A2 A1 A0

Reloj 1
T Q T Q T Q

Solucin Strobing
1
T Q T Q T Q

Reloj

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

Reloj

A2 A1 A0

Reloj

A2 A1 A0

Solucin Strobing
1
T Q T Q T Q

Reloj

Solucin Strobing
1
T Q T Q T Q

Reloj

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

y0 y1 y2
74HC138A Q0 Q1 Q2 Q3 Q4 E2 E1 E0 Q5 Q6 Q7

Reloj

A2 A1 A0

Reloj

A2 A1 A0

Problemas propuestos
Disea dos contadores, uno mdulo-32 y otro mdulo 20 a partir de Flip-Flops JK activos por flanco de bajada Calcula la frecuencia mxima a la que puede operar un contador asncrono de mdulo-10 si el tiempo de retardo de cada uno de sus Flip-Flops es de 20 nanosegundos
(Supn que cada estado ha de ser estable durante al menos medio ciclo de reloj)

Contadores sncronos
Todos los Flip-Flops estan conectados al mismo reloj Varian al unsono (sin presencia de glitches) Ms rpidos Ocupan ms area

Contadores sncronos
Lgica combinacional
T Q T Q T Q T Q

Contador binario sncrono

1
T Q

y0

y1

y2

y3

Q
Q Q Q Q

Reloj

Reloj Contador sncrono

y0
1
T Q T Q T Q T Q

y1 y2 y3

Reloj
Q Q Q Q

Contador asncrono

Contador binario sncrono

1
T Q

Contador binario sncrono

T Q

y0

y1

y2

y3

y0

y1

y2

y3

Reloj

Reloj

y0 y1 y2 y3

y0 y1 y2 y3

Contador binario sncrono

1
T Q

Contador binario sncrono

T Q

y0

y1

y2

y3

y0

y1

y2

y3

Reloj

Reloj

y0 y1 y2 y3

y0 y1 y2 y3

Contador binario sncrono

1
T Q

Contador binario sncrono

y0 y1
T Q T

y2
Q T

y3
Q

y0

y1

y2

y3

Reloj

Reloj

y0 y1 y2 y3
y3..0 0 1 2 3 4 5 6 7 8 9 A B C D E F

y0 y1 y2 y3
y3..0 F E D C B A 9 8 7 6 5 4 3 2 1 0

Contador binario sncrono

y0 1
T Q T

Contador binario sncrono

y3
T Q

y1
Q T

y2
Q

y0 1
T Q T

y1
Q T

y2
Q T

y3
Q

Reloj

Reloj

y0 y1 y2 y3
y3..0 F E D C B A 9 8 7 6 5 4 3 2 1 0

y0 y1 y2 y3
y3..0 F E D C B A 9 8 7 6 5 4 3 2 1 0

Diagrama de estados contador BCD

0000 u=1 u=1 1001 u=0 u=0 0001 u=1 1000 u=0 u=1 u=0 0111 u=0 u=1 0110 u=1 u=0 u=0 0101 11-1 1-11 u=0 0010 u=0 u=0 0011 0100 u=1 u=1 u=1 u=1

y*3 y*2 y*1 y*0 y1y0 y3 y2 0 0 0 1 1 1 1 0 0 0 1001 0011 0000 0111 0 1 0000 0100 0000 1000

u=0 1 1 0010 0110 1 0 0001 0101 y1y0 y3 y2 0 0 0 1 1 1 1 0

y*3 y*2 y*1 y*0 0 0 0001 0101 0000 1001 0 1 0010 0110 0000 0000

u=1 1 1 0100 1000 1 0 0011 0111

0000 0000 0000 0000 u=0 1 1 0001 0001 1111 1011 1 0 0011 0011 1110 1010

0000 0000 0000 0000 u=1 1 1 0111 1111 1111 1011 1 0 0001 0001 1110 1010

T3 T2 T1 T0 y1y0 y3 y2 0 0 0 1 1 1 1 0 0 0 1001 0111 1100 1111 0 1 0001 0001 1101 0001

T3 T2 T1 T0 y1y0 y3 y2 0 0 0 1 1 1 1 0 0 0 0001 0001 1100 0001 0 1 0011 0011 1101 1001

Ejercicio: Implementa el circuito secuencial usando Flip-Flops tipo T

Contador UP/DOWN
T0=uy2y1y0+y3y2+y3y1+uy2y1y0+uy3y0 T1=uy2y1y0+uy3y1y0+y3y2+uy1y0 T2=uy3y2y0+uy3y2y0+uy1y0+y3y1+uy3y0 T3=y3+y0+y2y1
4b u Sistema Combinacional
T y

Contadores MSI
74161 Contador sncrono binario de 4 bits con Reset asncrono 74163 Contador sncrono binario de 4 bits con Reset sncrono 74191 Contador binario de 4 bits Up/Down

T3..0

4b

y3..0

Reloj

Tablas de verdad

Tablas de verdad

Tablas de verdad

Tablas de verdad

Tablas de verdad

PE MR CEP CET

y0 y1 y2 y3
TC y3..0 0 1 2 3 4 5 6 7 8 9 A B C D E F

TC=1 si CET=1 y Q=F

Clear sncrono del 74163

PE SR CEP CET PE SR CEP CET

Clear sncrono del 74163

y0 y1 y2 y3
TC y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4

y0 y1 y2 y3
TC y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4

Clear asncrono del 74161

PE MR CEP CET

Contador BCD mdulo 60

74F162
PE D0 D1 D2 D3 CEP CET SR CP Q0 Q1 Q2 Q3 TC y0 y1 y2 y3 PE D0 D1 D2 D3 CEP CET SR CP Q0 Q1 Q2 Q3 TC y4 y5 y6 y7

74F162

y0 y1 y2 y3
TC y3..0 0 1 2 3 4 5 6 7 8 9 A 0 1 2 3 4 5

Reloj

Contador BCD mdulo 60

Resumen
Registros de desplazamiento
Sirven como memoria Podemos implementar contadores al realimentarlos

Contadores
Asncronos
y3..0 0 TC y7...3 SR 0 0 1 5 0 1 2 3 7 8 9 0 1 2 8 9 0 1 2 Con presencia de glitches Mas lentos

Sncronos
Ocupan ms area

Clear / Load
Sncronos (Reseteamos o cargamos dato esperando al flanco de reloj Asncrono (Reseteamos o cargamos dato de forma inmediata

Ejercicio propuesto
El sensor de temperatura LM74 es un dispositivo que, controlado por un reloj y una seal de control (SC y CS*), proporciona el valor de temperatura por el puerto de salida (SO). A partir de contadores 74162, de shift-register 74194 y de la lgica necesaria diseat un sistema que cada minuto haga una lectura de la temperatura del sensor (8 bits) y la coloque en los shift-registers.

Sensor de Temperatura LM74