Rangkaian Penguat Junction Field Effect Transistor (JFET) Tipe N-channel

Nomor Percobaan Tujuan:

1 Mengukur nilai IDSS dan nilai VGS(off) untuk JFET tipe N-
channel
2 Mengevalusi daerah kerja JFET tipe N-channel sebagai
syarat rangkaian penguat JFET
3 Mengukur karakteristik penguat JFET Common Source
mencakup: karakteristik sinyal output, tegangan output
(Vout), penguatan tegangan (Av), impedansi input (Zi),
impedansi output (Zo)

Material dan alat

1. JFET tipe N: 2N5486
2. Resistor: 2,2 kΩ (1 bh), 100 kΩ (1 bh), 1 kΩ (2bh), 10 kΩ (1 bh), 220 Ω (1 bh),
100 Ω (1 bh).
3. Capasitor: 2,2 μF/25V (2 bh), 100 μF/25V (1 bh), 100 nF (1 bh)
4. Datasheet JFET tipe N 2N5486
5. AVO meter analog atau AVO meter digital
6. Breadboard
7. Oscilloscope digital & 2 buah probe
8. Generator sinyal
9. Power Supply + 15 Volt

Dasar teori:
Syarat sebagai rangkaian penguat yaitu bahwa JFET harus berada pada daerah kerja
(Q) Saturasi. Kondisi saturasi ini dapat dianalisis dengan analisis DC rangkaian penguat,
dimana kondisi saturasi dapat terpenuhi jika:

VDS >= VOD

dimana:
VOD (Over Drive voltage)= VGSQ – VGS(off) (1)

Untuk melakukan analisis DC diperlukan dua parameter yaitu

a. nilai IDSS (drain current steady state) yaitu arus drain dalam kondisi steady state yang
diukur ketika VGS = 0 volt
b. nilai VGS(off) yaitu tegangan VGS yang mengakibatkan kanal tertutup dengan lapisan
deplesi sehingga arus ID mendekati nol (ID ≅ 0)

Kedua parameter di atas tidak dapat diperoleh langsung dari datasheet JFET yang
dipergunakan dikarenakan setiap JFET, baik dengan kode yang sama maupun yang
berbeda memiliki nilai IDSS dan nilai VGS(off) berbeda-beda. Dengan kondisi tersebut maka
perlu dilakukan pengukuran nilai IDSS dan nilai VGS(off) secara langsung terlebih dahulu.

H2R IV-1
Pengujian nilai IDSS dan nilai VGS(off)
Pada Gambar 2 ditunjukkan salah satu rangkaian yang digunakan untuk melakukan
pengujian nilai IDSS dan nilai VGS(off) pada JFET tipe N-channel yang akan digunakan
sebagai rangkaian penguat.

Gambar 1. Rangkaian pengujian nilai IDSS dan nilai VGS(off)

∙
∙
( ) = ∙
(2)
∙

I = = (3)
( ) ( )

Percobaan 1: Pengujian nilai IDSS dan nilai VGS(off)

Tujuan Percobaan: Mengukur nilai IDSS dan nilai VGS(off) untuk JFET tipe N-channel

Prosedur percobaan:
1. Rangkaian komponen pada Breadboard hingga membentuk rangkaian pengujian
seperti pada Gambar 1 dengan menempatkan JFET yang akan diuji pada JFET
tipe N.
2. Ganti Rn = R1 = 100Ω
3. Hubungkan catu daya +15 VDC pada rangkaian.
4. Ukur nilai tegangan DC Vn sebagi nilai V1
5. Lepaskan catu daya +15 VDC dari rangkaian
6. Ganti Rn = R2 = 220Ω
7. Hubungkan catu daya +15 VDC pada rangkaian.
8. Ukur nilai tegangan DC Vn sebagi nilai V2
9. Hitung nilai VGS(off) dengan menggunakan persamaan (2)
10. Hitung nilai IDSS dengan menggunakan persamaan (3)
11. Catat nilai IDSS dan nilai VGS(off) pada Tabel 1.

H2R IV-2
 Tabel 1. Data pengamatan nilai IDSS dan nilai VGS(off)
VGS(off) IDSS

Analisis DC:
Seperti telah dibahas di atas, dalam analisis DC ini dapat dianalisis daerah kerja dari
JFET dalam suatu konfigurasi penguat. Salah satu jenis rangkaian penguat JFET yang
akan dianalisis adalah konfigurasi Common Source khususnya konfigurasi Self Bias,
seperti ditunjukkan pada Gambar 2.

Gambar 2. Rangkaian penguat JFET dengan konfigurasi Common Source

(Berlin, H.M., 1993)

Untuk menentukan daerah kerja JFET, selain nilai VGS(off) dan nilai IDSS, diperlukan
juga nilai VDS dan VGSQ. Kedua nilai ini dapat diperoleh dengan mengasumsikan
kapasitor bersifat open circuit, baik kapasitor by-pass maupun kapasitor coupling.
Rangkaian tersebut dapat dilihat pada Gambar 3.
+ VDD = + 15 V
ID
2,2 kΩ RD

D +
IG = 0 G
VDS
+
-
VGS IS
- S
RG
1 kΩ RS
Loop 1 Loop 2

Gambar 3. Rangkaian analisis DC konfigurasi Self Bias

H2R IV-3
 Analisis DC secara teoritis dapat dilakukan dengan menganalisis loop 1 dan loop 2
pada Gambar 3. Beberapa persamaan dasar yang digunakan untuk melakukan analisis DC
yaitu:
=
=0
Persamaan Shockley’s: = ∙ 1−
( )

Loop 1:
+ ∙ + ∙ =0
= = (4)

Loop 2:
∙ + + ∙ − =0
∙ + + ∙ − =0
= − ∙ − ∙
= − ∙( + )
= ( )
(5)

Percobaan 2: Pengujian daerah kerja JFET tipe N-channel

TujuanPercobaan: Mengevalusi daerah kerja JFET tipe N-channel sebagai syarat

rangkaian penguat JFET.

Prosedur percobaan:
1. Rangkaian komponen pada Breadboard hingga membentuk rangkaian analisis DC
konfigurasi Self Bias seperti ditunjukkan pada Gambar 3.
2. Hubungkan catu daya +15 VDC pada rangkaian.
3. Ukur nilai tegangan DC pada pin Gate dan pin Source sebagai nilai tegangan
VGSQ.
4. Ukur nilai tegangan DC pada pin Drain dan pin Source sebagai nilai tegangan
VDS
5. Catat setiap nilai tegangan pada Tabel 2.
Tabel 2. Data pengamatan tegangan pin-pin rangkaian konfigurasi Self Bias
VGSQ VDS

Dengan menggunakan nilai komponen yang diketahui dan nilai sejumlah tegangan
yang terdapat pada Tabel 1, hitung sejumlah besaran berikut:
a. Nilai Arus Drain (ID) dengan menggunakan persamaan (4) atau persamaan (5)
ID =
b. Nilai Tegangan over drive (VOD) dengan menggunakan persamaan (1)
VOD =

H2R IV-4
 6. Evaluasi daerah kerja JFET dan analisis sejumlah parameter yang telah dihitung
pada langkah ke-5 antara hasil pengukuran dengan hasil perhitungan secara
teoritis!

Analisis ac:
Pada Gambar 4 ditunjukkan rangkaian pengganti penguat JFET konfigurasi Common
Source (Self Bias). Rangkaian ini digunakan untuk mencari persamaan penguatan
tegangan (Av), impedansi input (Zi) dan impedansi output (Zo).

Gambar 4. Rangkaian pengganti penguat JFET konfigurasi Common Source (Self Bias)
untuk analisis ac
Dimana :
∙
= (6)
( )

Mencari Impedansi Input (Zi)

= (7)

Mencari Impedansi Output (ZO)

Syarat : Vi = 0
Dengan Vi = 0 maka Vgs = 0, sehingga gmvgs = 0 (sumber arus open circuit)

Jadi:
ZO= RD (8)

Mencari penguatan Tegangan (AV)

= (9)

=− ∙ =− ∙

H2R IV-5
 ∙
= =
=− ∙ (10)

Percobaan 3: Pengujian karakteristik sinyal dan penguatan tegangan JFET

TujuanPercobaan: Mengevalusi karakteristik penguat JFET Common Source yang

meliputi sinyal output, tegangan output (Vout), penguatan
tegangan (Av).

Prosedur percobaan:
1. Rangkaian komponen pada Breadboard hingga membentuk rangkaian penguat
JFET dengan konfigurasi Common Source seperti ditunjukkan pada Gambar 2
dengan menggunakan seluruh komponen kapasitor.
2. Hitung nilai gm dengan menggunakan persamaan (6)

gm =

3. Hubungkan catu daya +15 VDC pada rangkaian.

4. Set generator sinyal sehingga memiliki karakteristik:
- Bentuk sinyal : sinusoida
- Amplituda : 0,2 V p-p
- Frekuensi : 5 kHz
5. Hubungkan output generator sinyal ke bagian input rangkaian (TP1).
6. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP1
VTP1 =
7. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP2
VTP2 =
8. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP3
VTP3 =
9. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP4
VTP4 =
10. Hitung penguatan tegangan (Av) dengan menggunakan persamaan (9)
Av =
11. Evaluasi bentuk sinyal dan penguatan tegangan (Av) antara hasil pengukuran
dengan hasil perhitungan!

H2R IV-6
Percobaan 4: Pengujian karakteristik impedansi penguat JFET

TujuanPercobaan: Mengevalusi karakteristik impedansi penguat JFET yang meliputi

impedansi input (Zi) dan impedansi output (Zo).

Prosedur percobaan:
1. Tambahkan resistor RSR = 1 kΩ pada rangkaian penguat JFET Gambar 2 sehingga
menjadi seperti gambar skematik rangkaian yang ditunjukkan pada Gambar 5.

Gambar 5. Rangkaian penguat JFET Common Source dengan resistor RSR

2. Hubungkan catu daya +15 VDC pada rangkaian.

3. Set generator sinyal sehingga memiliki karakteristik:
• Bentuk sinyal : sinusoida
• Amplituda : 0,2 V p-p
• Frekuensi : 5 kHz
4. Hubungkan output generator sinyal ke bagian input rangkaian (TP0).
5. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP0
VTP0 =
6. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP1
VTP1 =
7. Hitung arus input (IIN) dengan menggunakan persamaan
=
Ii =
8. Hitung nilai impedansi input (Zi) dengan menggunakan persamaan:
= =
Zi =
9. Ubah rangkaian Gambar 5 dengan menambahkan resistor RL = 10 kΩ pada
rangkaian penguat JFET sehingga menjadi seperti gambar skematik rangkaian
yang ditunjukkan pada Gambar 6.

H2R IV-7
 Gambar 6. Rangkaian penguat JFET Common Source dengan resistor RL

10. Hubungkan catu daya +15 VDC pada rangkaian.

11. Ukur tegangan peak to peak dan gambar bentuk sinyal pada TP4
VTP4 (L) =
13. Kemudian cabut resistor RL
14. Ukur kembali tegangan peak to peak dan gambar bentuk sinyal pada TP4
VTP4(NL) =

15. Hitung nilai impedansi output (ZO) dengan menggunakan persamaan:

( ) ( )
=
( )
ZO =
16. Evaluasi nilai impedansi input (Zi) dan impedansi ouput (ZO) antara hasil
pengukuran dengan hasil perhitungan!

Tugas Akhir :
1. Analisis bentuk sinyal pada setiap test point (TP)
2. Bandingkan hasil pengukuran dengan data sheet dan lakukan simulasi dengan
menggunakan Program simulasi PSpice atau LTSpice

Referensi:
1. Berlin, H.M., Experiments in Electronics Devices, 3rd edition, Prentice Hall Inc,
1993.
2. Datasheet BJT NPN 2N3906
3. Robert T. Paynter, Introductory Electronic Devices and Circuits: Electron Flow
Version, 6th edition, Prentice Hall.
4. Robert Boylestad, Louis Nashelsky : Electronic Devices and Circuit Theory, 11th
edition, Prentice Hall.

H2R IV-8