Anda di halaman 1dari 15

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO

PROCESAMIENTO DE SEALES CONVERSOR ANALOGICO DIGITAL

ALUMNOS: ALVARO ACHO ARIEL MACHACA HUMBERTO BELLIDO TEDDY M. SURCO FELIPE BUENO DANIEL NIO DE GUZMAN DOCENTE: ING. HUBNER MENDEZ FECHA: 29- 03-2011

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO CONVERSORES ANALGICO/ DIGITAL 1.FUNDAMENTO TEORICO Un conversor analgico-digital es un dispositivo electrnico capaz de convertir un voltaje determinado en un valor binario, en otras palabras, este se encarga de transformar seales anlogas a digitales (0's y 1's). Un convertidor analgico-digital toma un voltaje de entrada analgico y despus de cierto tiempo produce un cdigo con salida digital que representa a la entrada analgica con una precisin y resolucin determinada. CONVERSIN ANALGICO DIGITAL Una vez aclaradas las diferencias bsicas entre la tecnologa analgica y la digital, veamos ahora cmo se efecta el proceso de conversin de una tecnologa a otra. Para realizar esa tarea, el conversor ADC (Analog-to-Digital Converter - Conversor Analgico Digital) tiene que efectuar los siguientes procesos: 1.-Muestreo de la seal analgica. 2.- Cuantizacin de la propia seal 3.- Codificacin del resultado de la cuantizacin, en cdigo binario. Muestreo de la seal analgica

Representacin grfica de medio ciclo positivo (+) , correspondiente a una seal elctrica analgica de<sonido, con sus correspondientes armnicos. Como se podr observar, los valores de variacin de la<tensin o voltaje en esta sinusoide pueden variar en una escala que va de 0 a 7 volt.

Para convertir una seal analgica en digital, el primer paso consiste en realizar un muestreo (sampling)de sta, o lo que es igual, tomar diferentes muestras de tensiones o voltajes en diferentes puntos de la onda senoidal. La frecuencia a la que se realiza el muestreo se denomina razn, tasa o tambin frecuencia de muestreo y se mide en kilohertz (kHz). En el caso de una grabacin digital de audio, a mayor cantidad de muestras tomadas, mayor calidad y fidelidad tendr la seal digital

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO resultante. Durante el proceso de muestreo se asignan valores numricos equivalentes a la tensin o voltaje existente en diferentes puntos de la sinusoide, con la finalidad de realizar a continuacin el proceso de cuantizacin. Las tasas o frecuencias de muestreo ms utilizadas para audio digital son las siguientes:

24 000 muestras por segundo (24 kHz) 30 000 muestras por segundo (30 kHz) 44 100 muestras por segundo (44,1 kHz) (Calidad de CD) 48 000 muestras por segundo (48 kHz)

Para realizar el muestreo (sampling) de una seal elctrica analgica y convertirla despus en digital, el<primer paso consiste en tomar valores discretos de tensin o voltaje a intervalos regulares en diferentes<puntos de la onda senoidal.

CONDICIN DE NYQUIST El ingeniero sueco Harry Nyquist formul el siguiente teorema para obtener una grabacin digital de calidad: La frecuencia de muestreo mnima requerida para realizar una grabacin digital de calidad, debe ser igual al doble de la frecuencia de audio de la seal analgica que se pretenda digitalizar y grabar. Este teorema recibe tambin el nombre de Condicin de Nyquist. Es decir, que la tasa de muestreo se debe realizar, al menos, al doble de la frecuencia de los sonidos ms agudos que puede captar el odo humano que son 20 mil hertz por segundo (20 kHz). Por ese motivo se escogi la frecuencia de 44,1 kHz como tasa de muestreo para obtener calidad de CD, pues al ser un poco ms del doble de 20 kHz, incluye las frecuencias ms altas

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO que el sentido del odo puede captar.

Cuantizacin de la seal analgica

Una vez realizado el muestreo, el siguiente paso es la cuantizacin (quantization) de la seal analgica. Para esta parte del proceso los valores continuos de la sinusoide se convierten en series de valores numricos decimales discretos correspondientes a los diferentes niveles o variaciones de voltajes que contiene la seal analgica original. Por tanto, la cuantizacin representa el componente de muestreo de las variaciones de valores de tensiones o voltajes tomados en diferentes puntos de la onda sinusoidal, que permite medirlos y asignarles sus correspondientes valores en el sistema numrico decimal, antes de convertir esos valores en sistema numrico binario.

Proceso de cuantizacin (quantization) de la seal elctrica analgica para su conversin en seal digital.

Codificacin de la seal en cdigo binario

Despus de realizada la cuantizacin, los valores de las tomas de voltajes se representan numricamente por medio de cdigos y estndares previamente establecidos. Lo ms comn es codificar la seal digital en cdigo numrico binario.

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO

La codificacin permite asignarle valores numricos binarios equivalentes a los valores de tensiones o<voltajes que conforman la seal elctrica analgica original.

En este ejemplo grfico de codificacin, es posible observar cmo se ha obtenido una seal digital y el cdigo binario correspondiente a los niveles de voltaje que posee la seal analgica. La siguiente tabla muestra los valores numricos del 0 al 7, pertenecientes al sistema decimal y sus equivalentes en cdigo numrico binario. En esta tabla se puede observar que utilizando slo tres bits por cada nmero en cdigo binario, se pueden representar ocho niveles o estados de cuantizacin. TIPOS DE CONVERTIDORES Dado que el numero de bits que se obtienen de un convertidor es finito, el cdigo de salida deber ser siempre deber ser siempre el correspondiente al valor mas cercano que puede representarse mediante los bits, la conversin digital efecta una cuantificacin en la entrada analgica, acotndola entre dos niveles consecutivos cuya distancia es precisamente el grado de resolucin obtenido. Existen diversos tipos de convertidores en igual forma utilizados para efectuar la conversin, en unos casos se efecta la conversin directa, por comparacin contra una tensin de referencia, en otros casos se efecta una transformacin a una variable intermedia, como puede ser el tiempo, tambin puede efectuarse la conversin AD efectuando una conversin inversa DA, usando al mismo tiempo una estructura de retroalimentacin, si se usa lazo cerrado reciben entonces el nombre de servo convertidores, segn sea el mtodo utilizado se obtienen distintas caractersticas de precisin, rapidez de conversin y costo. El proceso de conversin AD es generalmente mas completo y largo que el proceso inverso DA, se han creado y utilizado muchos mtodos de concesin AD como es: Aproximaciones sucesivas. A continuacin veremos algunos tipos de conversores:

De aproximaciones sucesivas: Es el empleado ms comnmente, apto para aplicaciones que no necesitan grandes resoluciones ni velocidades. Debido a su bajo coste se suele integrar en la mayora de microcontroladores permitiendo una solucin de bajo coste en un nico chip para numerosas aplicaciones de control. El conversor realiza una bsqueda dicotmica

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO del valor presente en la entrada. Su principal carencia es el elevado tiempo de conversin necesario. Flash: este conversor destaca por su elevada velocidad de funcionamiento. Est formado por una cadena de divisores de tensin y comparadores, realizando la conversin de manera inmediata en una nica operacin. Su principal desventaja es el elevado costo. Sigma-delta: Tienen una velocidad mxima de conversin baja pero a cambio poseen una relacin seal a ruido muy elevada, la mayor de todos. Otros tipos de conversores igualmente utilizados son: rampa, doble-rampa, etc

2. FUNCIONAMIENTO El convertidor analgico-digital de 16 bits ms pequeo de la industria.

La nueva familia ADS1115 presenta el convertidor analgico-digital de 16 bits ms pequeo de la industria, con un encapsulamiento QFN ultra diminuto y sin patillas que mide slo 2,0 x 1,5 x 0,4 mm. La familia ADS1115 logra un incomparable ahorro de espacio en el sistema y cuenta con diversas opciones de productos para una integracin escalable. La ADS1115 est diseado con precisin, potencia y facilidad de implementacin en mente. El ADS1115 cuentan con una referencia a bordo y el oscilador. Los datos se transferidos a travs de una I 2 interfaz en serie compatible con C, cuatro I 2 Las direcciones de C esclavo puede ser seleccionado Diseada para brindar precisin, eficacia energtica y facilidad de implementacin, la familia ADS1115 realiza conversiones a velocidades de datos programables que llegan hasta las 860 muestras por segundo (sps), con un consumo de slo 150 A (valor tpico) de corriente de alimentacin y funcionamiento a 2 V. Esta familia tambin incluye versiones de 12 bits para una mayor flexibilidad. El ADS1115 ES muy pequeo, de baja potencia, 16 bits, delta-sigma () convertidores de analgico a digital (ADC). El ADS1113/4/5 son muy fciles de configurar y el diseo en una amplia variedad de aplicaciones, y permite medidas precisas para obtener con muy poco esfuerzo. Tanto los usuarios experimentados y noveles de convertidores de datos encontrar el diseo con la ADS1113/4/5 familia para ser intuitivo y sin problemas. El ADS1115 consiste en una de analgico a digital (A / D) ncleo con ganancia ajustable, una referencia de tensin interna, un reloj oscilador, y un I 2 interfaz de C. Una caracterstica adicional disponibles en ADS1114 / 5 es una digital programable comparador que proporciona una alerta

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO sobre un PIN exclusivo. Todas estas caractersticas estn destinadas a reducir la necesaria circuitera externa y mejorar el rendimiento. Figura muestra el diagrama de ADS1115 bloque funcional.

En ADS1115 / D las medidas bsicas de un diferencial seal, VIN, que es la diferencia de AINP y AINN. Un MUX est disponible en el ADS1115. Esta arquitectura resulta en una atenuacin muy fuerte en cualquier seal de modo comn. El ncleo consiste convertidor de un diferencial, modulador cambiar-condensador seguido por un filtro digital. Las seales de entrada se comparan a la referencia de tensin interna. El filtro digital recibe un flujo de bits de alta velocidad del modulador y salidas de un cdigo proporcional a la tensin de entrada. El ADS1113/4/5 dos de conversin disponibles modos: el modo de un solo tiro y la conversin continua modo. En el modo de disparo nico, el ADC realiza una conversin de la seal de entrada bajo peticin almacena el valor de un registro del resultado interno. El dispositivo entra en un modo de apagado de bajo consumo. Este modo est pensado para proporcionar importantes ahorros de energa en los sistemas que slo requieren conversiones de peridico o cuando hay largos perodos de inactividad entre conversiones. En el modo de conversin continua, la ADC se inicia automticamente una conversin de la entrada seal tan pronto como la conversin anterior es completado. La tasa de conversin contina igual al tipo de datos programados. Los datos se pueden leer en cualquier momento y siempre reflejan el ms reciente completado la conversin. MULTIPLEXOR El ADS1115 contiene un multiplexor de la entrada, como muestra en la Figura. Cualquiera de cuatro de una sola terminal o dos seales diferenciales se puede medir. Adems, AIN0 y AIN1 se puede medir de forma diferente AIN3. El multiplexor est configurado por tres bits el registro de configuracin. Cuando las seales de una sola terminal son medidas, el negativo de la entrada del ADC es internamente conectado con la tierra por un interruptor en el multiplexor. Cuando se mide una sola terminal entradas es importante tenga en cuenta que el rango negativo de los cdigos de salida se no se utiliza. Estos cdigos son para medir negativos seales diferenciales, tales como (AINP - AINN) <0. ESD diodos para VDD y GND proteger las entradas de todos los dispositivos(ADS1115).

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO Para evitar que los diodos de la EDS se encienda, el tensin absoluta en cualquier entrada debe permanecer dentro de los siguiente rango: GND - 0,3 V <<AINx VDD + 0.3V. Cuando se mide una sola terminal entradas es importante tenga en cuenta que el rango negativo de los cdigos de salida se no se utiliza. Estos cdigos son para medir negativos seales diferenciales, tales como (AINP - AINN) <0. ESD diodos para VDD y GND proteger las entradas de todos los tres dispositivos (ADS1113, ADS1114, y ADS1115). Para evitar que los diodos de la EDS se encienda, el tensin absoluta en cualquier entrada debe permanecer dentro de los siguiente rango: GND - 0,3 V <<AINx VDD + 0.3V. Si es posible que el voltaje en los pines de entrada puede violan estas condiciones, la abrazadera externa Schottky diodos y / o resistencias en serie puede ser necesario limitar la corriente de entrada a valores seguros (vase el Absoluto Mximo de la mesa Puntuacin). Adems, abrumar una entrada no utilizada en el ADS1115 puede afectar a las conversiones que tienen lugar en otra entrada alfileres. Si saturacin de las entradas no utilizadas es posible, otra vez se recomienda tomar medidas drsticas con la seal externa Diodos Schottky. ANALOG INPUTS El ADS1115 utiliza una entrada de conmutacin de condensador etapa en la que los condensadores se cargarn continuamente y entonces se descarga para medir la tensin entre AINP y AINN. Los condensadores utilizados son pequeos, y circuitos exteriores de la carga promedio parece resistiva. Esta estructura se muestra en la Figura 26. La resistencia es fijada por los valores del condensador y la tasa en la que se cambian.

La figura muestra la activacin / desactivacin de los interruptores se ilustra en la Figura. Durante la fase de muestreo, los interruptores S1 estn cerrados. Este evento cargos de AINP CA1, CA2 a AINN, y CB a (AINP - AINN). Durante la fase de descarga, S1 abri por primera vez y luego S2 est cerrado. Ambos CA1 y CA2 a continuacin, la descarga de aproximadamente 0,7 V y CB vertidos a 0V. Esta carga hace una muy pequea corriente transitoria de la fuente de la conduccin. ADS1115 MUX ADS1115 entradas analgicas. El valor promedio de esta corriente se puede utilizar para calcular la eficacia (Reff) Donde Reff = Vin/ IaVERAGE

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO

La impedancia de entrada de modo comn se mide por aplicando una seal de modo comn a corto y AINP AINN insumos y la medicin de la media actual consumidos por cada pin. La entrada en modo comn cambios de impedancia en funcin de la ganancia de la PGA ajuste, pero es aproximadamente 6M para el valor predeterminado PGA ajuste de ganancia. En la Figura la entrada de modo comn impedancia es Zcm. La impedancia de entrada diferencial se mide por la aplicacin de una seal diferencial a los insumos y AINP AINN cuando una entrada se mantiene en 0.7V. La corriente que fluye a travs de la clavija conectada a 0,7 V es la corriente diferencial y escalas con el aumento de la PGA ajuste. En la Figura, la impedancia de entrada diferencial es Zdiff. La Tabla describe la entrada diferencial tpica impedancia.

El valor tpico de la impedancia de entrada no puede ser descuidado. A menos que la fuente de entrada tiene una baja impedancia, la impedancia de entrada puede ADS1113/4/5 afectar a la precisin de la medicin. Para las fuentes con impedancia de salida alta, el bfer puede ser necesario. Active tampones introducir ruido, y tambin introducir desplazamiento y el aumento de los errores. Todos estos factores deben ser considerados en aplicaciones de alta precisin. Debido a la frecuencia del oscilador de reloj se desplaza ligeramente con la temperatura, la entrada de impedancias tambin deriva. Por muchas aplicaciones, esta deriva de la impedancia de entrada se puede ignorada, y los valores que figuran para las tpicas impedancias de entrada son vlidos. AMPLIFICADOR DE GANANCIA PROGRAMABLE (PGA) Un amplificador de ganancia programable (PGA) se lleva a cabo antes de que el ncleo de la ADS1114 / 5. La AGP se puede ajustarse a las ganancias de 2 / 3, 1, 2, 4, 8 y 16. Tabla muestra el correspondiente a gran escala (FS) se extiende. La PGA est configurada por tres bits en el registro de configuracin. El ADS1113 tiene un rango de entrada fija a escala real de 2.048V. El PGA = 02.03 configuracin permite la entrada medida a extender hasta la tensin de alimentacin cuando VDD es ms grande que 4V. Tenga en cuenta sin embargo que en este caso

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO (as como para la PGA = 1 y VDD <4V), no es posible llegar a un cdigo de salida a plena escala en el ADC. voltajes de entrada analgica nunca podr ser superior al tensin de entrada analgica lmites indicados en las elctricas Caractersticas de la tabla.

FORMATO DE DATOS El ADS1115 proporciona 16 bits de datos en binario formato de complemento a dos. El positivo de la entrada a gran escala produce un cdigo de salida de 7FFFH y lo negativo de entrada a gran escala produce un cdigo de salida de 8000h. Los clips de salida a estos cdigos de seales que superar a gran escala. La Tabla resume el ideal los cdigos de salida para seales de entrada diferentes. Figura muestra las transiciones de cdigo contra el voltaje de entrada

ALIASING Al igual que con cualquier convertidor de datos, si la seal de entrada contiene las frecuencias superior a la mitad la tasa de datos, se produce aliasing. Para evitar el aliasing, la seal de entrada

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO debe ser limitada en banda. Algunas seales son intrnsecamente limitadas en banda. Por ejemplo, la salida de un termopar, que tiene una tasa limitada de cambio. Sin embargo, pueden contener el ruido y la interferencia componentes. Estos componentes pueden doblar de nuevo en la banda de muestreo en la misma forma que con cualquier otra seal. COMPARADOR.El ADS1115 posee un comparador personalizable que puede emitir una alerta en el pasador ALERTA / RDY. Esta caracterstica significativamente reducir el trazado de circuito externo para muchas aplicaciones. El comparador puede aplicarse ya sea como comparador tradicional o un comparador de la ventana a travs de la COMP_MODE poco en la configuracin de registro. Cuando se implementa como un comparador tradicional, el pin ALERTA / RDY afirma (bajo activa por defecto) cuando de conversin de datos superan el lmite fijado en el alto umbral de registro. El comparador entonces deasserts cuando la seal de entrada cae por debajo del umbral bajo el valor del registro. En el modo de ventana comparativa, la ALERTA / pin RDY afirma si los datos de conversin superior el umbral de alto registro o una cada por debajo del mnimo umbral de registro. En cualquier ventana o modo de comparacin tradicional, el comparador puede ser configurado para el cierre una vez afirm por el poco COMP_LAT en el registro de configuracin. Esta configuracin hace que la afirmacin de permanecer aun cuando el seal de entrada no est ms all de los lmites del umbral registros. Esta afirmacin trabado se puede borrar emitir una respuesta SMBus alerta o mediante la lectura de la Conversin de registro. El bit COMP_POL en el registro de configuracin configura el ALERTA / pin RDY como activa alta o activa baja. Operativo

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO diagramas para los modos de comparacin se muestran en la Figura.

En el comparador se puede configurar para activar el ALERTA / RDY perno despus de un nmero determinado de sucesivos lecturas de superar el umbral. La comparacin puede ser configurado para esperar a uno, dos, o cuatro lecturas ms all del umbral antes de activar la ALERTA / RDY pasador al cambiar los bits en COMP_QUE el registro de configuracin. Los bits COMP_QUE tambin puede desactivar la funcin de comparacin. I2C INTERFACE El ADS1115 comunicarse a travs de una I 2 C interfaz. I 2 C es una interfaz de dos hilos abiertos de drenaje que soporta mltiples dispositivos y maestros en un solo bus. Los dispositivos de la I 2 autobs C slo la unidad de las lneas de autobs bajo mediante la conexin a tierra, que nunca la unidad las lneas de autobs de alta. En cambio, los cables de bus se tiran de alto por resistencias, por lo que los conductores de autobs de alta cuando no hay ningn dispositivo de conduccin a baja. De esta manera, dos dispositivos no pueden entrar en conflicto, si dos dispositivos de conducir el autobs al mismo tiempo, no hay contencin del conductor. La Comunicacin en el I 2 C siempre se lleva a cabo entre dos dispositivos, uno que acte como maestro y el otro como esclavo. Ambos maestros y esclavos pueden leer y escribir, pero los esclavos slo pueden hacerlo en el marco de la direccin del maestro. Algunos de 2 dispositivos de C puede actuar como amos o esclavos, pero el ADS1115 slo puede actuar como dispositivo esclavo. Se ha producido un I 2 C consta de dos lneas, SDA y SCL. SDA lleva datos; SCL proporciona el reloj. Todos los datos son transmiten a travs de la I 2 C autobuses en grupos de ocho bits.

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO Para enviar un poco en el I 2 C-Bus, la lnea SDA es conducido a el nivel adecuado, mientras que SCL es baja (un punto bajo en SDA indica que el bit es cero, una alta indica que el bit es uno). Una vez que la lnea SDA se asienta, la lnea SCL se trajo alto, bajo. Este pulso de SCL en los relojes SDA poco en el cambio de registro receptor. Si el i2C bs se mantiene inactivo durante ms de 25ms, los horarios de los autobuses a cabo. El I 2 C-Bus es bidireccional: la lnea SDA se utiliza para transmitir y recibir datos. Cuando el maestro lee de un esclavo, el esclavo unidades de los datos lnea, cuando el maestro enva a un esclavo, el amo unidades de la lnea de datos. El maestro siempre conduce el lnea de reloj. El ADS1115 nunca la unidad SCL, porque no puede actuar como un maestro. En el ADS1115, SCL es una entrada solamente. La mayora de las veces el autobs est inactivo, no hay comunicacin se produce, y las dos lneas son altos. Cuando la comunicacin est llevando a cabo, el bus est activo. Slo los dispositivos principales pueden iniciar una comunicacin e iniciar un COMIENZO condicin en el autobs. Normalmente, la lnea de datos es slo permite cambiar el estado, mientras que la lnea de reloj es baja. Si la lnea de datos los cambios de estado, mientras que la lnea de reloj es alta, o bien es una condicin de iniciar o detener una condicin. Una condicin de inicio se produce cuando el reloj la lnea es alta y la lnea de datos va de mayor a menor. Un estado de STOP se produce cuando la lnea de reloj es alta y la lnea de datos va de menor a mayor. Despus de que el maestro emite una condicin de START, sta enva una byte que indica que el dispositivo esclavo que quiere comunicarse. Este byte se llama la direccin byte. Cada dispositivo de una I 2 C interfaz tiene una nica de 7 bits direccin a la que responde. El maestro enva una direccin en el octeto de la direccin, junto con un poco de que indica si se desea leer o escribir el dispositivo esclavo. Cada byte transmitido en el I 2 C-Bus, ya sea domicilio o de datos, es reconocido con un bit de confirmacin. Cuando el maestro ha terminado el envo de un byte (ocho bits de datos) a un esclavo, que se detenga conduccin SDA y espera a que el esclavo a reconocer el byte. El esclavo reconoce el byte tirando baja SDA. El maestro enva un pulso de reloj el reloj del bit de confirmacin. Del mismo modo, cuando el master ha terminado de leer un byte, se tira a la baja SDA reconocer esto al esclavo. A continuacin, enva un reloj de pulso para la broca. (El maestro siempre conduce el lnea de reloj.) A no-reconocimiento se realiza simplemente dejando alta durante el SDA un reconocimiento ciclo. Si un dispositivo est no est presente en el autobs, y el maestro intenta direccin de ella, recibe un no-reconocimiento, porque no dispositivo est presente en esa direccin para tirar de la lnea de bajo. I 2 C SELECCIN DE LA DIRECCIN El ADS1113/4/5 tienen un pin de direccin, ADDR, que establece el I 2 direccin de C. Este pin puede ser conectado a suelo, VDD, SDA o SCL, permitiendo cuatro direcciones que se seleccionarn con un pasador. La estado de la direccin pin ADDR se muestrea continuamente.

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO

UNIVERSIDAD CATOLICA BOLIVIANA SAN PABLO 3. CARACTERSTICAS


o o

Encapsulamiento QFN (RUG): 2,0 x 1,5 x 0,4 mm Velocidad de datos: 8 860 sps Corriente de alimentacin: 150 A (tp.) Voltaje de alimentacin: 2,0 V 5,5 V Integracin en el chip: Oscilador y baja referencia Amplificador de ganancia programable [PGA] (x2/3, x1,x2, x4, x8, x16)

Comparador (ADS1115 y ADS1114 nicamente) o Multiplexor de potencia de 4 canales de entrada (ADS1115 nicamente)

Voltaje de offset: 100 V Rango extendido de temperatura: entre -40 C y +125 C

Ventajas

Encapsulamiento 70% ms pequeo que los productos equivalentes de la competencia: Diversas opciones en la familia de productos para una integracin escalable y reduccin de Frecuencia de muestreo 14 veces ms rpida: admite requisitos de medicin de gran Comparador programable integrado: simplifica el monitoreo del sistema. Actualizacin del rendimiento de convertidores analgico-digital integrados.

reduce el tamao de los sistemas la cantidad de componentes exigencia

Aplicaciones

Monitoreo de bateras Instrumentos porttiles Control de procesos industriales Instrumentacin mdica Transmisores inteligentes