BAB IL PEMBAHASAN A. Pengertian Flip-Flop Flipflop adalah keluarga Multivibrator yang mempunyai dua ‘keadaaan stabil atau disebut Bistobil Multivibrator, Rangkaian flip-flop ‘mempunyai sifat sekuensial karena sistem kerjanya diatur dengan jam atau pulsa, yaimn sistem-sistem tersebut bekerja secara sinkron dengan deretan pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK), Seperti yang ditunjukkan dalam gambar | Qn} fae ee) | Gambar | Kelusran dari pembangkit pulea yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu sistem dighal sckuensial Lebor pulsa tp diandaikan keeil eshadap T. & Rangkaian Flip Flop SR pep Jambar 2 Rangkaian Flip-Flop Berbeda dengan uraian materi sebelumnya yang bekerja alas dasar gerbang logika dan logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan pada saat yang ‘sama, Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa sistem tersebut menghafal hubungan fungsional antara ‘variabel keluaran dan variabel masukan, Sedangkan fungsi rangkaian flip-flop yang uwtama adalah sebagai memori (menyimpan informasi) 1 Dit alau suatu sel penyimpan 1 bit Selain itu flip-flop juga dapatdigunakan pada Rangkaian Shift Register, rangkaian Counter dan lain sebagainya B. Macam-macam Flip-Flop Macam -macam Flip-Flop. antaralain: J. RS Flip-Flop 2. D Flip-Flop 3. CRS Flip-Flop 4. I-K Flip-Flop 5. TFlip-Flop |. RS Flip-Flop RS Flip-Flop yailu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya digaris), Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain, RS-FF adalah flip-flop dasar yang mermiliki dua masukan yaitu R (Reset) dan § (Set). Bila $ diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan § diberi logika 0 maka keadaan output akan berubsh menjadi Q berada pada logik 1 dan Q not pada logika 4 Sif paling pemting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil Ldiperoleh saat Q =I dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1 yang dipertthatkan pada gambar berikut: 8 i= R J Q Gambar3, RS-FF yang disusun dari gerhang NAND ‘Tabel Kebenaran:Keterangan: memory = 1) dont care = Q dan Qnot nilainya 1 atau 0 Q= O [reset] Q= 1 [set] Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0, Yang dimaksud dengan kondisi memori yaitu saat S=1 dan Rel, output Q dan Qnot akan menghasilkam perbedaan yaitu jika Q=0 ‘atau sebaliknya jika Q=1 maka Q not =. maka Qnot= Simbol untuk SR Flip-flop sebagai berikur + Set —] 8 @ | — Normal Masukan, Keharan Rese — R 2 |— Komplemanter Gambur 4 Simba! SR Fiip-Flop Detak (Clok) SR Flip-Flop di alas bekerja secara asinkron, Nilai S dan R dapat berubah kapan saja dan dalam tempo yang tidak bersasmann, Detak (elock) ditambahkan pada sisi masukan untuk menjaga sinyal agar ‘ekerja dalam tenggang tempo yang bersamaan. Kendali ini membantu flip-flop lebih stabil, Detak ditambahkan sebelum sinyal § dan R masuk ke dalam rangkaian fli-Flop. Masing-masing sinyal masukan di NAND-kan dengan detak,Pada saat detak bemilai 0, tidak ada perubaban sinyal yang masuk ‘ke dalam flip-flop. Sebaliknya, jika dewk bemilai 1 maka kondisi eluaran flip-flop, Q. akan menyesuaikan dengan kondisi masukan S dan R, berdasar aturan dalam tabel kebenaran. SR Flip-Flop yang disempumnakan memiliki 3 sinyal_ masukan dan 2 jalur keluaran, Gambar 5. SR Flip-Flop ditambah Detak (Clocky Simbol untuk SR Flip-Flop yang telah ditambahkan detak » set 8 a Norma FF Keluran Reset ® @ | — Komplerenter Gamhur6 Simbol SR Flip-Flop ditumbah Deak (Cloeks 2. D Flip-Flop (tip. Flop Data) D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inpuinya. Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset atau output Qberlogik 0. RSFF Loe ro Gamba 7 D Flip-Flop Ck‘Tabel Kebenaran: Simbol sa —j0 Q Normal Mas ukan Oetak —j CK FF ouaran Post —] —Komplenenter Gamsbar 8 Ranghaian D Flip-Flop & Pemicu Tepi Aktif atau tidaknya suatu flip-flop dikendalikan oleh detak CK yang masuk. Jika detak bernilai 1 maka flip-flop aktif. Kapankah ‘perubahan detak (Clock, CK adalah dari pulsa yang senantiasa berubal nilainya dari O ke 1 atau sebaliknya Detak memiliki frekuensi ‘Perubahan detak inilah yang dijadikan pemicu bagi komponen flip-flop untuk berubah, Pada saat terjadi perubahan detak dari 0 ke 1 maka gerbang-gerbang akan aktif dan nilai Dakan masuk ke dalam flip flop. Perubahan flip-flop yang dipicu oleh perubahan tegangan detak dari 1 ke 0 disebut pemicuan tepi (edge rriggering), karena flip-flop ‘bereaksi pada saat detak berubah keadasn, Pemicuan terjadi pada awal pulsa naik. Proses iu disebut pemicuan tepi pasitif. Perubahan ‘keadaan terjadi pada saat pulsa naik. 4 Diagram Detak (Clock Diagram) Perubahan kondisi flip-flop disebabkan oleh pemubshan detak, dapat digambarkan dalam diagram detk, sebagai berikut :Baap Gamhur 9Diagram Detak-D Flip-Flop Preset dan Clear Preset dan Clear adalah dua buah jalur yang ditambahkan pada ‘flip-flop tanpa harus menunggu detak. Pengaktifan Preset menyebabkan nilai flip-flop berubah langsung menjadi 1, apapun kondisi sebelumnya. Pengaktifan Clear menyebsbkan nilai flip-flop berubah langsung menjadi 0, Nilai Preset dan Clear tidak boleh sama-sama rendah karena akan menyebabkan kondisi pacu. Bila Preser bernilai 0 dan Clear bernilai 1 maka isi flip-flop akan di-reset. Sebaliknya jika Preset bemilai 1 dan Clear bernilai 0 maka isi flip-flop akan di-ser. 10 D Flip-Flop dengan Sinyal Preserte Clear Simbol D flip-flop dengan pemicuan tepi positif sebagai berikut : PR 0 a Detak——} CLK FF a cLR T Gambar 11D Flip-Flop Pemicuan epi Positif‘Tanda segitiga pada detk (CLK) menunjukan adanya proses pemicu tepi untuk mengaktifkan flip-flop, 3. CRS Flip-Flop s s a « — RS FF R R ro Gambar 12 ‘Tabel kehenarannya: 1/0 =memory Q= 0 [reset] Q= 1 [set] CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock, Pulsa clock ini berfungsi mengatur keadaan Set dan Reset, Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan SS tidak akan mengakibatkan perubshan pada output Q dan Qnot Akan tetapi spabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. 4. EK Flip-Flop JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua bush flip-flop, yaitu Master FF dan Slave FF, Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock, Sedangkan IC yang dipakai unwk menyusun JK. FF adalah tipe 107473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data booke IC), Kelebihan JK FF tethadap FF sebelumnya yaitu JK EF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output. om — 7 JK FF 4 a— x x | ie Gambar 13 1K Elip-Flop ‘Tabel Kebenaran : 4 JK Flip-Flop Master dan Slave Flip-flopMaster-Slave dibangun agar kerja 1K. flip-flop lebih stabil yaitu dengan menggabungkan dua buah JK flip-flop. Flip-flop perlama disebul Master dan flip-flop kedua disebut Slave. Master merupakan flip-flop yang diaur oleh sinyal pendetak pada saat naik (positif}, sedangkan Slave merupaksn flip-flop yang distur oteh sinyal pendetak pada saat turun (negatif), Pada saat sinyal detak berada pada kondisi naik, Master yang aktif dan Slave menjadi tidak aktif dan sebaliknya pada saat sinyal detak pada kondisi turun, Master tidak aktif dan Stave aktif, 4 robe « ea Ea Gambhar 14 IK Flip-Flop Master-Slave aST Flip-Flop T flip-flop adalah kondisi khusus dari JK flip-flop Masukan T ditubungkan dengan JK sekaligus. Pada T flip-flop, J dan K. akan bernilai sama00 atau 1 Ss a oa RSFF R 6 Gambar 15 T Flip-Flop Tabel Kebenaran; Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF, DFF maupun JKFF, TFF mempunyai sebuah terminal input T dan dua bush terminal output Q dan Qnot, TRF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya, Simbal PR os aL petak tds ck FF K o car Gambur 16 Flip Flop beraval dari IK Flip Flop wW