Anda di halaman 1dari 40

TCNICAS DIGITAIS - 1

1. Introduo Eletrnica Digital 1.1 Analgico e Digital 1.2 Lgica Digital 2. Fundamentos 2.1 lgebra de Boole 2.2 Nveis Lgicos 2.3 Operaes Lgicas 2.4 Tabela Verdade 3. Funes Lgicas 3.1 Lgica NO (inversora) 3.2 Lgica E (AND) 3.3 Lgica OU (OR) 3.4 Lgica NO E (NAND) 3.5 Lgica NO OU (NOR) 3.6 Funes Lgicas com mais de 2 Variveis 4. Expresses Booleanas 4.1 Expresso Booleana obtida por Circuito Lgico 4.2 Circuito Lgico obtido por Expresso Booleana 4.3 Tabela Verdade obtida por Expresso Booleana 4.4 Expresso Booleana obtida por Tabela Verdade 4.5 Bloco Lgico OU-EXCLUSIVO (EXCLUSIVE OR) - DIFERENTE 4.6 Bloco Lgico NO OU-EXCLUSIVO (EXCLUSIVE NOR) - COINCIDENCIA 5. Equivalncia entre Blocos Lgicos 5.1 Inversor a partir de NO E 5.2 Inversor a partir de NO OU 5.3 NO OU e OU a partir de E, NO E e Inversores 5.4 NO E e E a partir de OU, NO OU e Inversores 6. lgebra de Boole 6.1 Postulados 6.1.1 Complementao 6.1.2 Adio 6.1.3 Multiplicao 6.2 Propriedades 6.2.1 Comutativa 6.2.2 Associativa 6.2.3 Distributiva 6.3 Teoremas de DeMorgan 6.3.1 Primeiro Teorema de DeMorgan 6.3.2 Segundo Teorema de DeMorgan 6.4 Identidades Auxiliares 7. Exerccios Resolvidos 8. Exerccios Propostos - Famlias de Circuitos Lgicos Transistor como chave Famlia TTL Tenso de Alimentao Corrente de Entrada e Sada Fan In e Fan Out 1

Velocidade Dissipao de Potencia Circuitos de Sada Open Colector Toten Pole Tri-state Famlia CMOS Tenso de Alimentao Corrente de Entrada e Sada Fan In e Fan Out Velocidade Dissipao de Potencia Circuitos de Sada Open Colector Toten Pole Tri-state Interface TTL-CMOS Interface CMOS-TTL - Lgica Combinacional Implementao do Circuito Simplificao Mapa de Veitch-Karnaugh - Lgica Combinacional - Projeto Circuitos com 2 Variveis Circuitos com 3 Variveis Circuitos com 4 Variveis - Sistemas de Numerao Numerao Decimal Numerao Binria Numerao Hexadecimal

1. Introduo Eletrnica Digital


1.1 Analgico e Digital Por que digital? Esta certamente a primeira pergunta que qualquer estudante faria com o primeiro contato com nosso estudo. Por este motivo, comeamos justamente por explicar as diferenas entre as duas eletrnicas, de modo que elas fiquem bem claras. Devemos lembrar que em muitos equipamentos, mesmo classificados como analgicos ou digitais, encontraremos os dois tipos de circuitos. o caso dos computadores, que mesmo sendo classificados como mquinas estritamente digitais podem ter em alguns pontos de seus circuitos configuraes analgicas. Uma definio encontrada nos livros especializados atribui o nome de Eletrnica Digital aos circuitos que operam com quantidades que s podem ser incrementadas ou decrementadas em passos finitos ou discretos. Um exemplo disso dado pelos circuitos que operam com impulsos, s podemos ter nmeros inteiros em qualquer momento e em qualquer ponto do circuito. Em nenhum lugar encontraremos meio pulso ou um quarto de pulso. A palavra digital tambm est associada a dgito (do latim digitu, dedo) que implica na representao de quantidades inteiras. No possvel usar os dedos para representar meio pulso ou um quarto de pulso. Na eletrnica analgica trabalhamos com quantidades ou sinais que podem ter valores que variam de modo contnuo numa escala. Os valores dos sinais no precisam ser inteiros. Por exemplo, a fig. 1 representa um sinal de udio, que analgico, em um intervalo de tempo qualquer e, como pode ser observado, o valor do sinal varia continuamente entre dois extremos dentro deste intervalo. A fig. 2 representa um sinal digital no mesmo intervalo de tempo e, como pode ser observado, varia somente entre dois valores discretos no mesmo intervalo de tempo.

Fig 1 - Representao de um sinal analgico

Fig 2 - Representao de um sinal digital

Logo, podemos concluir que a diferena bsica entre os dois tipos de eletrnica est associada ao tipo de sinais com que elas trabalham e no que elas fazem com os sinais. De uma forma resumida podemos dizer que: Eletrnica Analgica sinais podem assumir infinitos valores entre dois limites

Eletrnica Digital 1.2 Lgica Digital

sinais que s podem assumir valores discretos

Os computadores e outros equipamentos que usam circuitos digitais funcionam obedecendo a um tipo de comportamento baseado no que se denomina Lgica. Diferentemente de circuitos amplificadores comuns que simplesmente amplificam, atenuam ou realizam algum tipo de processamento simples dos sinais, os circuitos digitais usados em computadores e outras mquinas no processam os sinais baseados em uma finalidade simples determinada quando so fabricados. Os circuitos digitais dos computadores e outros equipamentos so capazes de combinar os sinais tomando decises segundo um comportamento lgico. evidente que se o estudante deseja realmente entender como as coisas acontecem nos circuitos digitais, deve partir exatamente do aprendizado do comportamento lgico. Podemos dizer que a lgica nos permite tirar concluses ou tomar decises a partir de fatos conhecidos. Por exemplo, a fig. 3a mostra a ao de acender a lmpada devido proposio est chovendo. A deciso de acender uma lmpada porque est chovendo no uma deciso lgica, pois os fatos envolvidos no esto relacionados. No entanto, fig.3b mostra a ao acender a lmpada devido proposio est escuro. A deciso de acender uma lmpada quando est escuro uma deciso lgica, pois a proposio e a concluso so fatos relacionados.

Est chovendo
Fig. 3a - Funo No Lgica

Acender a lampada

Est escuro
Fig. 3b - Funo Lgica

Acender a lampada

claro que os fatos acima so simples e servem to somente para exemplificar como a lgica funciona. Na eletrnica dos computadores, o que temos a aplicao da lgica digital, ou seja, de circuitos que operam tomando decises em funo de coisas que acontecem no seu prprio interior. Os computadores e seus circuitos lgicos no conseguem entender coisas como est escuro ou est chovendo e tomar decises com base nestas observaes. Os circuitos lgicos digitais trabalham com sinais eltricos. Assim, os circuitos lgicos digitais nada mais fazem do que receber sinais com determinadas caractersticas e, em funo destes, tomar decises que nada mais so do que a produo de um outro sinal eltrico. Mas, se os sinais eltricos so digitais, ou seja, representam quantidades discretas e se a lgica baseada em tomadas de decises, o prximo passo no entendimento da Eletrnica Digital partir para o modo como as quantidades discretas so representadas e entendidas pelos circuitos eletrnicos. 4

2. Fundamentos Bsicos
2.1 lgebra de Boole Em 1854, o matemtico ingls George Boole (1815 1864), atravs da obra intitulada An Investigation of de Laws of Thougt (Uma Investigao das Leis do Pensamento) apresentou um sistema matemtico de anlise lgica conhecido como lgebra de Boole. Apenas em 1938 que o engenheiro americano Claude Elwood Shannon utilizou as teorias da lgebra de Boole para a soluo de problemas de circuitos de telefonia com rels, publicando um trabalho denominado Symbolic Analysis of Relay and Switching (Anlise Simblica de Rels e Comutao), introduzindo na rea o campo da eletrnica digital. A teoria proposta por Boole consistia em uma srie de postulados e operaes simples para resolver uma infinidade de problemas, isto , no Universo s existem duas condies possveis (ou estados) para qualquer coisa que se deseje analisar, e estes dois estados so opostos. Assim, uma lmpada s pode estar acesa ou apagada, uma torneira s pode estar aberta ou fechada, uma fonte s pode ter ou no ter tenso na sua sada, uma pergunta s pode ter como resposta verdadeira ou falsa. Dizemos que na lgebra de Boole as variveis lgicas s podem adquirir dois estados: 0 ou 1 Verdadeiro ou Falso Aberto ou Fechado Alto ou Baixo (HI ou LO) Ligado ou Desligado Na eletrnica digital partimos justamente do fato de que um circuito s pode trabalhar com dois estados possveis, ou seja, encontraremos presena do sinal ou a ausncia do sinal, o que se adapta perfeitamente aos princpios da lgebra de Boole. Tudo que um circuito lgico digital pode fazer est previsto pela lgebra de Boole. Desde as mais simples operaes ou decises, como acender um LED quando dois sensores so ativados de uma determinada maneira ou quando uma tecla pressionada, at girar no espao uma imagem tridimensional. 2.2 Nveis Lgicos Partimos ento do fato de que nos circuitos digitais s encontraremos duas condies possveis: presena ou ausncia de sinal, para definir alguns pontos importantes para o nosso entendimento. A fig. 4 mostra que nos circuitos digitais, a presena de uma tenso (Vcc) ser indicada como 1 ou HI (de High ou Alto) enquanto que a ausncia de uma tenso (0 V) ser indicada por 0 (zero) ou LO (de Low ou Baixo). O 0 (zero) ou LO ser sempre uma tenso nula ou ausncia de sinal num ponto do circuito, mas o nvel lgico 1 ou HI pode variar de acordo com o circuito ou componente considerado.
Vcc
HI 1

(Nvel Alto)

0V

LO 0

(Nvel Baixo)

Fig. 4 - Nveis de Tenso que representam Nvel Lgico

Nos Desk Top (PC de mesa) a tenso usada para a alimentao de todos os circuitos lgicos, por exemplo, de 5 V. Assim, o nvel 1 ou HI de seus circuitos ser sempre uma tenso de 5 V, conforme mostra a fig. 5. 5

5V

HI 1

(Nvel Alto)

0V

LO 0

(Nvel Baixo)

Fig. 5 - Nveis de Tenso de componentes em Desk Top

Nos Lap Top usada uma tenso de alimentao menor, da ordem de 3,2 V, portanto, nestes circuitos um nvel 1 ou HI sempre corresponder a uma tenso deste valor, conforme a fig. 6.
3,2V
HI 1

(Nvel Alto)

0V

LO 0

(Nvel Baixo)

Fig. 6 - Nveis de Tenso de componentes em Lap Top

Existem ainda circuitos digitais que empregam componentes de tecnologia CMOS e que so alimentados tipicamente por tenses entre 3 e 15 V. Nestes casos, conforme vemos na fig. 7, um nvel lgico 1 ou HI poder ser qualquer tenso entre 3 e 15 V, dependendo apenas da tenso de alimentao usada.
3 a 18V
HI 1

(Nvel Alto)

0V

LO 0

(Nvel Baixo)

Fig. 7 - Nveis de Tenso de componentes tipo CMOS

Na verdade, a idia de associar a presena de tenso ao nvel 1 e a ausncia ao nvel 0 mera questo de conveno. Nada impede que adotemos um critrio inverso e projetemos os circuitos, pois eles funcionaro perfeitamente. Assim, quando dizemos que ao nvel alto (1) associamos a presena de tenso e ao nvel baixo a ausncia de tenso (0), estamos falando do que se denomina lgica positiva. Se associarmos o nvel baixo (0) a presena de tenso e o nvel alto (1) a ausncia de tenso, estaremos falando de uma lgica negativa, conforme ilustra a fig. 8.
Vcc
LO 0

(Nvel Baixo)

0V

HI 1

(Nvel Alto)

Fig. 8 - Nveis de Tenso para Lgica Negativa

Para que no haja nenhum tipo de confuso, todo o material adiante tratar exclusivamente da lgica positiva, o mesmo acontecendo com os dispositivos eletrnicos tomados como exemplo. 6

Portanto, em nossa lgica, possvel associar os seguintes estados de um circuito, conforme indica a tabela abaixo: 0V Falso Desligado Nvel Baixo ou LO 1 - 5 V (ou outra tenso positiva, conforme o circuito) Verdadeiro Ligado Nvel Alto ou HI

Valor 0

Valor 1

2.3 Operaes Lgicas No dia-a-dia estamos acostumados a realizar diversos tipos de operaes lgicas, as mais comuns so as que envolvem nmeros, ou seja, quantidades que podem variar ou variveis. Assim, podemos representar uma soma como:
S = A+ B

Onde o valor que vamos encontrar para S depende dos valores atribudos s letras A e B. Dizemos que temos neste caso uma funo algbrica e que o valor S a varivel dependente, pois seu valor depender justamente dos valores de A e B, que so variveis independentes. Na eletrnica digital, entretanto, existem operaes mais simples do que a soma, e que podem ser perfeitamente implementadas levando em conta a utilizao da lgebra booleana. interessante observar que com um pequeno nmero destas operaes conseguimos chegar a uma infinidade de operaes mais complexas, como por exemplo, as utilizadas nos computadores e que, repetidas em grande quantidade ou levadas a um grau de complexidade muito grande, nos fazem at acreditar que a mquina seja inteligente! Na verdade, a associao de determinada forma das operaes simples que nos leva ao comportamento muito complexo de muitos circuitos digitais, conforme fica demonstrado na figura 8:

Entrada 1 Entrada 2 Entrada 3 Entrada 4 Entrada 5

Operao 1

Operao 3

Operao 2

Operao 5

Resultado

Operao 4 Fig. 8 - Circuitos simples que se associam para realizar Funes Lgicas Complexas

Assim, como observamos na fig. 9, um computador formado por um grande nmero de pequenos blocos simples denominados funes ou portas lgicas onde existem entradas e sadas.

Fig 9 - Funes ou Portas Lgicas

O que ir aparecer na sada determinado pela funo e pelo que acontece nas entradas. Em outras palavras, a resposta que cada circuito lgico d para uma determinada entrada ou entradas depende do que ele ou de que regra booleana ele segue. Isso significa que para entender como o computador realiza as mais complexas operaes, teremos que comear entendendo como ele faz as operaes mais simples coma as denominadas portas e quais so elas. 2.4. Tabela Verdade A Tabela Verdade mostra o valor de uma funo para todas as possveis combinaes que as variveis de entrada podem assumir. Como visto anteriormente, as variveis de entrada so tambm chamadas de variveis independentes enquanto que o resultado final dos valores assumidos pelas variveis de entrada chama-se de varivel dependente. Assim, podemos representar a funo abaixo: S = A+ B Onde o valor que vamos encontrar para S depende dos valores atribudos s letras A e B. Logo, valor S a varivel dependente, pois seu valor depender justamente dos valores de A e B, que so variveis independentes.

Conseqentemente, para n variveis independentes (entradas), o nmero possvel de combinaes finito e pode ser calculado por:

2n
Ou seja, a Tabela Verdade para uma funo com n variveis independentes (entradas) ter no mximo 2n linhas.

3. Funes Lgicas
3.1 Lgica NO (inversora) A funo NO aquela que inverte ou complementa o estado da varivel, ou seja, se a varivel estiver em 0, a sada ser 1, e se estiver em 1, a sada ser 0. representada algebricamente da seguinte forma: S=A onde se l: S igual a NO A ou A barra. O smbolo adotado para representar esta funo mostrado na fig. 10, enquanto na fig. 11 mostra um circuito simples para simular a operao da funo.

Fig 10 - Funo NO (Inversora)

Fig 11 - Circuito Simulador da Funo NO

No circuito da fig. 11 a chave A representa a varivel independente ou sinal de entrada, enquanto que a lmpada S representa a varivel dependente ou o sinal de sada. Como na lgebra booleana as variveis s podem assumir dois nveis distintos, vamos estabelecer para efeito de raciocnio as seguintes situaes, que sero padro para outras concluses frente: Estado Chave A Aberta Fechada Nvel Lgico 0 1

Estado Lmpada S Apagada Acesa

Nvel Lgico 0 1

De posse destes elementos, podemos estudar o funcionamento do circuito da fig. 11: a) com a Chave A aberta (0), circula corrente pela Lmpada e esta acende (1): A = 0 S = A =1 b) com a Chave A fechada (1), no circula corrente pela Lmpada e portanto, permanece apagada (0): A =1 S = A = 0

Para escrever as concluses em uma Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que temos apenas uma varivel de entrada, isto , 1 sinal de entrada, ento o clculo ser feito de acordo com: 2n onde n=1, portanto 21 = 2 linhas A Tabela Verdade da Funo Lgica NO fica: A 0 1 3.2 Lgica E (AND) A funo E (AND) aquela que executa a multiplicao de 2 ou mais variveis booleanas. Sua representao algbrica para 2 variveis :
S = A B

S 1 0

onde se l: S igual a A e B. O smbolo adotado para representar esta funo mostrado na fig. 12, enquanto na fig. 13 mostra um circuito simples para simular a operao da funo.

A A B S V

B S

Fig 12 - Funo E (AND)

Fig 13 - Circuito Simulador da Funo E (AND)

Utilizando as mesmas convenes anteriores (Funo NO), vamos analisar o circuito da fig. 13: a) com a Chave A aberta (0) e a Chave B aberta (0), no circula corrente pela Lmpada e esta permanece apagada (0): A = 0, B = 0 S = A B = 0 b) com a Chave A aberta (0) e a Chave B fechada (1), no circula corrente pela Lmpada e esta permanece apagada (0): A = 0, B = 1 S = A B = 0 c) com a Chave A fechada (1) e a Chave B aberta (0), no circula corrente pela Lmpada e esta permanece apagada (0): A = 1, B = 0 S = A B = 0 d) com a Chave A fechada (1) e a Chave B fechada (1), circula corrente pela Lmpada e esta permanece acesa (1): A = 1, B = 1 S = A B = 1 Analisando as situaes acima, conclumos que a Lmpada s permanece acesa quando as Chaves A e B estiverem fechadas.

10

Para escrever as concluses em uma Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que existem duas variveis de entrada, isto , 2 sinais de entrada, ento o clculo ser feito de acordo com: 2n onde n=2, portanto 22 = 4 linhas A Tabela Verdade da Funo Lgica E (AND) fica: A 0 0 1 1 3.3 Lgica OU (OR) A funo OU (OR) aquela que executa a soma de 2 ou mais variveis booleanas. Sua representao algbrica para 2 variveis : S = A+ B onde se l: S igual a A ou B. O smbolo adotado para representar esta funo mostrado na fig. 14, enquanto na fig. 15 mostra um circuito simples para simular a operao da funo. B 0 1 0 1 S 0 0 0 1

A B

Fig 14 - Funo OU (OR)

Fig 15 - Circuito Simulador da Funo OU (OR)

Utilizando as mesmas convenes utilizadas na Funo NO, vamos analisar o circuito da fig. 15: a) com a Chave A aberta (0) e a Chave B aberta (0), no circula corrente pela Lmpada e esta permanece apagada (0): A = 0, B = 0 S = A + B = 0 b) com a Chave A aberta (0) e a Chave B fechada (1), circula corrente pela Lmpada e esta permanece acesa (1): A = 0, B = 1 S = A + B = 1 c) com a Chave A fechada (1) e a Chave B aberta (0), circula corrente pela Lmpada e esta permanece acesa (1): A = 1, B = 0 S = A + B = 1 d) com a Chave A fechada (1) e a Chave B fechada (1), circula corrente pela Lmpada e esta permanece acesa (1): A = 1, B = 1 S = A + B = 1 Analisando as situaes acima, conclumos que a Lmpada permanece apagada quando as Chaves A e B estiverem abertas. 11

Para escrever as concluses em uma Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que existem duas variveis de entrada, isto , 2 sinais de entrada, ento o clculo ser feito de acordo com: 2n onde n=2, portanto 22 = 4 linhas A Tabela Verdade da Funo Lgica OU (OR) fica: A 0 0 1 1 3.4 Lgica NO E (NAND) A funo NO E (NAND) uma composio da funo E (AND) com a funo NO, isto , teremos a funo E (AND) invertida. Sua representao algbrica para 2 variveis : S = ( A B) onde se l: S igual a A e B invertido ou No (A e B) a barra representa a inverso do produto A B . O smbolo adotado para representar esta funo mostrado na fig. 16, enquanto na fig. 17 mostra um circuito simples para simular a operao da funo. B 0 1 0 1 S 0 1 1 1

R A S V S B

A B

Fig 16 - Funo NO E (NAND)

Fig 17 - Circuito Simulador da Funo NO E (NAND)

Utilizando as mesmas convenes anteriores (Funo NO), vamos analisar o circuito da fig. 17: a) com a Chave A aberta (0) e a Chave B aberta (0), circula corrente pela Lmpada e esta permanece acesa (1): A = 0, B = 0 S = ( A B ) = 1 b) com a Chave A aberta (0) e a Chave B fechada (1), circula corrente pela Lmpada e esta permanece acesa (1): A = 0, B = 1 S = ( A B ) = 1 c) com a Chave A fechada (1) e a Chave B aberta (0), circula corrente pela Lmpada e esta permanece acesa (1): A = 1, B = 0 S = ( A B ) = 1 d) com a Chave A fechada (1) e a Chave B fechada (1), no circula corrente pela Lmpada e esta permanece apagada (0): A = 1, B = 1 S = ( A B ) = 0

12

Analisando as situaes acima, conclumos que a Lmpada permanece apagada quando as Chaves A e B estiverem fechadas. Para escrever as concluses em uma Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que existem duas variveis de entrada, isto , 2 sinais de entrada, ento o clculo ser feito de acordo com: 2n onde n=2, portanto 22 = 4 linhas A Tabela Verdade da Funo Lgica NO E (NAND) fica: A 0 0 1 1 3.5 Lgica NO OU (NOR) A funo NO OU (NOR) uma composio da funo OU (OR) com a funo NO, isto , teremos a funo OU (OR) invertida. Sua representao algbrica para 2 variveis : S = ( A + B) onde se l: S igual a A ou B invertido ou No (A ou B) a barra representa a inverso da adio A + B . O smbolo adotado para representar esta funo mostrado na fig. 18, enquanto na fig. 19 mostra um circuito simples para simular a operao da funo. B 0 1 0 1 S 1 1 1 0

A B

Fig 18 - Funo NO OU (NOR)

Fig 19 - Circuito Simulador da Funo NO OU (NOR)

Utilizando as mesmas convenes anteriores (Funo NO), vamos analisar o circuito da fig. 19: a) com a Chave A aberta (0) e a Chave B aberta (0), circula corrente pela Lmpada e esta permanece acesa (1): A = 0, B = 0 S = ( A + B ) = 1 b) com a Chave A aberta (0) e a Chave B fechada (1), no circula corrente pela Lmpada e esta permanece apagada (0): A = 0, B = 1 S = ( A + B ) = 0 c) com a Chave A fechada (1) e a Chave B aberta (0), no circula corrente pela Lmpada e esta permanece apagada (0): A = 1, B = 0 S = ( A + B ) = 0 d) com a Chave A fechada (1) e a Chave B fechada (1), no circula corrente pela Lmpada e esta permanece apagada (0): A = 1, B = 1 S = ( A + B ) = 0 13

Analisando as situaes acima, conclumos que a Lmpada permanece acesa quando as Chaves A e B estiverem abertas. Para escrever as concluses em uma Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que exisem duas variveis de entrada, isto , 2 sinais de entrada, ento o clculo ser feito de acordo com: 2n onde n=2, portanto 22 = 4 linhas A Tabela Verdade da Funo Lgica NO OU (NOR) fica: A 0 0 1 1 B 0 1 0 1 S 1 0 0 0

3.6 Funes Lgicas com mais de 2 Variveis At agora todas as funes lgicas foram descritas para apenas 2 variveis. O mesmo conceito pode ser estendido para qualquer nmero de variveis em qualquer das portas lgicas. Exemplificando o conceito, representaremos uma porta lgica com a funo E com 3 variveis de entrada. Para escrever a Tabela Verdade, deve-se calcular o nmero de linhas que a tabela deve ter observando-se que existem, agora, 3 variveis de entrada portanto, o clculo ser feito de acordo com:

2n onde n=3, portanto 23 = 8 linhas


Sua representao algbrica para 3 variveis :
S = A BC

O smbolo para representar esta funo mostrado na fig. 20 enquanto a Tabela Verdade mostra as 8 possveis combinaes das variveis de entrada e seus respectivos resultados na sada: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 0 0 0 0 0 0 1

A B C

Fig 20 - Funo E (AND) com 3 Variveis

4. Expresses Booleanas
4.1 Expresso Booleana obtida por Circuito Lgico Todo circuito lgico executa uma expresso booleana e, por mais complexo que seja, formado pela interligao das portas lgicas bsicas. Podemos obter a expresso booleana que executada por um circuito lgico qualquer. Para mostrar o procedimento, vamos obter a expresso que o circuito da fig. 21 executa:

14

A B C

S1 S

Fig 21 - Circuito Lgico

Para facilitar, vamos dividir o circuito em 2 partes, conforme mostra a fig. 22:

A B

S1 1 S

C Fig 22 - Circuito Lgico Sub-dividido

Na primeira parte do circuito, a Sada S1 o produto A B , pois sendo este bloco uma porta E sua expresso de sada ser S1 = A B . Como S1 uma das entradas da porta OU pertencente segunda parte do circuito e na outra entrada est a varivel C, a expresso de sada ser S = S1 + C . Para determinarmos a expresso final, basta substituirmos a expresso S1 na expresso acima obtendo:
S = A B +C

que a expresso que o circuito da fig. 21 executa. Outra maneira mais simples para resolver o problema a de escrever nas sadas dos diversos blocos bsicos do circuito as expresses executadas por estes blocos, conforme mostra a fig. 23:

A B C

AB S=AB+C

Fig 23 - Expresso Lgica obtida de Circuito Lgico

4.2 Circuito Lgico obtido por Expresso Booleana No item anterior foi visto que possvel obter uma expresso booleana que um circuito lgico executa. Da mesma forma, pode-se desenhar um circuito lgico que executa uma expresso booleana qualquer a partir de sua expresso caracterstica. O mtodo para resoluo consiste em identificar as portas lgicas na expresso e desenha-las com as respectivas ligaes a partir das variveis de entrada. Para exemplificar, desenhar o circuito que executa a expresso S = ( A + B) C ( B + D) A soluo deve respeitar a hierarquia das funes de aritmtica elementar, isto , iniciaremos a soluo primeiramente pelos parnteses. Para o primeiro parntese temos a soma booleana A + B logo, o circuito 15

que o executa ser uma porta OU. Para o segundo temos a soma booleana B + D logo, o circuito que o executa ser tambm uma porta OU, conforme mostra a fig. 24:

A B (A+B)=S1

S1

B D (B+D)=S2

S2

Fig 24 - Primeira Parte da Soluo

A seguir temos uma multiplicao booleana dos dois parnteses juntamente com a varivel C atravs de uma porta E que executa esta operao:

S1 C S2

Fig 25 - Segunda Parte da Soluo

Substituindo as variveis de entrada S1 e S2 no bloco da fig. 25 pelos blocos da fig. 24, apresenta-se o circuito lgico completo conforme mostra a fig. 26:

A B C S

D Fig 26 - Soluo Final

4.3 Tabela Verdade obtida por Expresso Booleana Para extrair a tabela verdade de uma expresso, acompanhamos o seguinte procedimento: a) Montar o quadro de possibilidades com todas as variveis de entrada. b) Montar colunas para os vrios membros da expresso. c) Preencher estas colunas com seus resultados. d) Montar uma coluna para o resultado final. e) Preencher esta coluna com os resultados finais. Utilizando a expresso abaixo como exemplo: S = A BC + A D + A B D A expresso tem 4 variveis: A, B, C e D portanto, o nmero de possibilidades pode ser calculado como segue: 2n onde n=4, portanto 24 = 16 linhas

16

A tabela verdade ser montada com 4 colunas para as possibilidades de 4 variveis (A, B, C e D), mais 3 colunas para cada membro da expresso{ ( A B C ) , ( A D) , ( A B D) } e mais 1 coluna para o resultado final (S). A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 ( A B C ) ( A D) ( A B D) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 S 0 0 0 0 0 1 0 1 1 0 1 1 1 0 1 0

Na coluna relativa ao primeiro membro so colocados os resultados da expresso ( A B C ) . Na coluna do segundo membro, os resultados da expresso ( A D) , e na coluna do terceiro membro, os resultados da expresso ( A B D) . Na coluna relativa ao resultado final (S), colocamos o valor da expresso S = A BC + A D + A B D Outro modo de resoluo porm, mais prtico, consiste no preenchimento direto da coluna com o resultado final, de acordo com o procedimento abaixo: a) montar o quadro de possibilidades conforme o nmero de variveis b) reconhecer na expresso operaes notveis que permitem a concluso do resultado final de imediato c) por excluso, executar as operaes at o preenchimento total da tabela Usando a expresso abaixo para melhor compreenso deste mtodo mais prtico: S = A+ B + A BC Primeiramente, montar o quadro de possibilidade para as 3 variveis da expresso: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S

Preencher a tabela utilizando os casos notveis que permitem a concluso do resultado final imediato: 17

1- Nos casos onde A = 0 ( A = 1) temos S = 1 pois, sendo A = 1 a expresso S = 1 + B + A B C = 1 quaisquer que sejam os valores assumidos pela varivel B ou pelo termo A B C . 2- Nos casos remanescentes onde B = 1 , temos S = 1 pois, da mesma forma que no caso anterior S = A + 1 + A B C = 1 . 3- O termo A B C ser igual a 1 somente no caso de remanescente 100, levando a expresso para o valor 1 ( S = 1 ). 4- Por excluso, conclumos que no caso 101, a sada da expresso ser S = 0 . Portanto, a tabela verdade apresenta o seguinte resultado com todos os casos preenchidos e assinalados conforme a anlise efetuada: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 1 1 1 1 0 1 1

4.4 Expresso Booleana obtida por Tabela Verdade A obteno de expresses booleanas e circuitos lgicos a partir da tabelas verdade o caso mais comum em projetos prticos pois, geralmente necessitamos representar situaes atravs de tabelas verdade e a partir destas, obter a expresso booleana e o circuito lgico. Para demonstrar este procedimento, vamos obter a expresso booleana da tabela verdade abaixo: A 0 0 1 1 B 0 1 0 1 S 1 0 1 1

Observando a tabela, notamos que a expresso verdadeira ( S = 1 ) nos casos: A = 0 e B = 0 ou A = 1 e B = 0 ou A = 1 e B = 1 Para obter a expresso, basta montar os termos relativos aos casos onde a expresso for verdadeira e soma-los: Caso 00: S = 1 quando A = 0 e B = 0 ( A = 1 e B = 1) A B Caso 10: S = 1 quando A = 1 e B = 0 ( A = 1 e B = 1) A B Caso 11: S = 1 quando A = 1 e B = 1 A B Somando os termos individuais, a expresso fica: S = A B + A B + A B 18

Notamos que o mtodo permite obter, qualquer que seja a tabela, uma expresso padro formada sempre pela soma dos produtos. Da expresso acima podemos desenhar o circuito lgico conforme mostra a fig. 27:
A B

Fig 27 - Soluo de Expresso obtida de Tabela Verdade

4.5 Bloco Lgico OU-EXCLUSIVO (EXCLUSIVE OR) - DIFERENTE O bloco lgico OU-EXCLUSIVO (EXCLUSIVE OR) considerado um bloco elementar dentro dos sistemas digitais, juntamente com outras portas lgicas. Embora sejam blocos bsicos, pode-se consideralos tambm como circuitos combinacionais pois sua obteno provm de uma tabela verdade que gera uma expresso caracterstica de onde esquematizamos o circuito. A funo OU-EXCLUSIVO consiste em fornecer 1 sada quando as variveis de entrada forem diferentes entre si, ou seja, a funo um detetor de DIFERENA. Desta forma, pode-se montar a tabela verdade e obter a sua expresso caracterstica, como mostra abaixo: A 0 0 1 1 B 0 1 0 1 S 0 1 1 0

S = A B + A B = A B

A partir da expresso caracterstica, o circuito lgico correspondente bem como o smbolo bsico da funo OU-EXCLUSIVO ficam de acordo com a fig.28 e fig. 29 respectivamente abaixo:

A B S A B

Fig 28 - Diagrama Representativo da funo OU-EXCLUSIVO (EXCLUSIVE OR)

Fig 29 - Funo Lgica OU-EXCLUSIVO (EXCLUSIVE OR)

Ao contrrio dos demais blocos lgicos, o circuito OU-EXCLUSIVO s pode ter 2 variveis de entrada, conforme se pode observar da sua prpria definio. 19

4.6 Bloco Lgico NO OU-EXCLUSIVO (EXCLUSIVE NOR) - COINCIDENCIA A funo NO OU-EXCLUSIVO consiste em fornecer 1 sada quando as variveis de entrada forem iguais, ou seja, a funo um detetor de COINCIDENCIA. Desta forma, pode-se montar a tabela verdade e obter a sua expresso caracterstica, como mostra abaixo: A 0 0 1 1 B 0 1 0 1 S 1 0 0 1

S = A B + A B = A B

A partir da expresso caracterstica, o circuito lgico correspondente bem como o smbolo bsico da funo NO OU-EXCLUSIVO ficam de acordo com a fig.30 e fig. 31 respectivamente abaixo:

A B S A B

Fig 30 - Diagrama Representativo da funo NO OU-EXCLUSIVO (EXCLUSIVE NOR)

Fig 31 - Funo Lgica NO OU-EXCLUSIVO (EXCLUSIVE NOR)

Ao contrrio dos demais blocos lgicos, o circuito NO OU-EXCLUSIVO s pode ter 2 variveis de entrada, conforme se pode observar da sua prpria definio.

5. Equivalncia entre Blocos Lgicos


5.1 Inversor a partir de NO E Analisando a tabela verdade da funo NO E: A 0 0 1 1 B 0 1 0 1 S 1 1 1 0

Podemos notar que no caso A = 0 e B = 0 , a sada assume valor 1, e no caso A = 1 e B = 1 , a sada assume o valor 0, exatamente como ocorre com a tabela verdade de uma funo inversora, como vista abaixo: A=B 0 1 S 1 0

20

Interligando os terminais de entrada da porta conforme mostra a fig. 32, estaremos fornecendo o mesmo nvel s duas entradas ( A = B ). Sendo este nvel igual a 0, a sada igual a 1; se este nvel igual a 1, a sada igual a 0 formando assim, um inversor. Uma outra maneira de realizar a mesma equivalncia consiste em fixar uma das entradas da porta no nvel 1 e a outra como entrada do inversor como mostra a fig. 33. As duas ltimas linhas da tabela verdade da funo NO E explica como funciona este modo de ligao.

(1) A

Fig 32 - Inversor com porta NO E

Fig 33 - Inversor com porta NO E

5.2 Inversor a partir de NO OU Analisando a tabela verdade da funo NO OU: A 0 0 1 1 B 0 1 0 1 S 1 0 0 0

Podemos notar que no caso A = 0 e B = 0 , a sada assume valor 1, e no caso A = 1 e B = 1 , a sada assume o valor 0, exatamente como ocorre com a tabela verdade de uma funo inversora, como vista abaixo: A=B 0 1 S 1 0

Interligando os terminais de entrada da porta conforme mostra a fig. 34, estaremos fornecendo o mesmo nvel s duas entradas ( A = B ). Sendo este nvel igual a 0, a sada igual a 1; se este nvel igual a 1, a sada igual a 0 formando assim, um inversor. Uma outra maneira de realizar a mesma equivalncia consiste em fixar uma das entradas da porta no nvel 1 e a outra como entrada do inversor como mostra a fig. 35. As duas ltimas linhas da tabela verdade da funo NO OU explica como funciona este modo de ligao.

A (0)

Fig 34 - Inversor com porta NO OU

Fig 35 - Inversor com porta NO OU

5.3 NO-OU e OU a partir de E, NO E e Inversores A equivalncia entre uma porta NO- OU e uma porta E com Inversores nas entradas pode ser demonstrada na fig. 36: 21

A B

A B

Fig 36 - Funo NO OU a partir da funo E + Inversores

A tabela verdade prova a igualdade: A 0 0 1 1 B 0 1 0 1 A+ B 1 0 0 0 A B 1 0 0 0

Colocando um Inversor na sada de cada bloco da fig. 36, obtemos uma nova equivalncia entre uma porta OU e uma porta NO-E com dois inversores na entrada., conforme mostra a fig.37:

A B

A B

Fig 37 - Funo OU a partir da funo NO E + Inversores

A tabela verdade prova novamente a igualdade: A 0 0 1 1 B 0 1 0 1 A+ B 1 0 0 0 A B 1 0 0 0

As equivalncias podem ser estendidas para portas com mais de 2 variveis. 5.4 NO E e E a partir de OU, NO OU e Inversores A equivalncia entre uma porta NO- E e uma porta OU com Inversores nas entradas pode ser demonstrada na fig. 38:

A B

A B

Fig 38 - Funo NO E a partir da funo OU + Inversores

A tabela verdade prova a igualdade: A 0 0 1 B 0 1 0 A B 1 1 1 A+ B 1 1 1 22

Colocando um Inversor na sada de cada bloco da fig. 36, obtemos uma nova equivalncia entre uma porta E e uma porta NO-OU com dois inversores na entrada., conforme mostra a fig.37:

A B

A B

Fig 39 - Funo E a partir da funo NO OU + Inversores

A tabela verdade prova novamente a igualdade: A 0 0 1 1 B 0 1 0 1 A B 1 0 0 0 A+ B 1 0 0 0

As equivalncias podem ser estendidas para portas com mais de 2 variveis.

6. lgebra de Boole
6.1 Postulados 6.1.1 Complementao Este postulado determina as regras de complementao na lgebra de Boole. Chamando de A o complemento de A , podemos escrever que: 1) Se A = 0 A = 1 2) Se A = 1 A = 0 Atravs deste postulado da complementao podemos estabelecer a seguinte identidade: A= A 6.1.2. Adio Este postulado determina como so as regras da adio dentro da lgebra de Boole: 1) 0 + 0 = 0 2) 0 + 1 = 1 3) 1 + 0 = 1 4) 1 + 1 = 1 Atravs deste postulado podemos estabelecer as seguintes identidades:
A+0 = A

a varivel A pode ser 0 ou 1, logo: 23

A = 0 0+0 = 0 A = 1 1+ 0 = 1 O resultado ser sempre igual varivel A. A +1 = 1 a varivel A pode ser 0 ou 1, logo: A = 0 0 +1 = 1 A = 1 1+1 = 1 O resultado ser sempre igual a 1. a varivel A pode ser 0 ou 1, logo: A = 0 0+0 = 0 A = 1 1+1 = 1 Se somarmos uma varivel a ela mesma, o resultado ser ela mesma. a varivel A pode ser 0 ou 1, logo: A = 0 A = 1 0 +1 = 1 A = 1 A = 1 1+ 0 = 1 Se somarmos uma varivel ao seu complemento, o resultado ser sempre 1. 6.1.2. Multiplicao Este postulado determina como so as regras da multiplicao dentro da lgebra de Boole: 1) 0 0 = 0 2) 0 1 = 1 3) 1 0 = 1 4) 1 1 = 1 Atravs deste postulado podemos estabelecer as seguintes identidades: A0 = 0 a varivel A pode ser 0 ou 1, logo: A = 0 00 = 0 A = 1 1 0 = 0 O resultado ser sempre igual a 0. a varivel A pode ser 0 ou 1, logo: A = 0 0 1 = 0 A = 1 11 = 1 O resultado ser sempre igual varivel A. a varivel A pode ser 0 ou 1, logo: A = 0 00 = 0 A = 1 11 = 1 Se multiplicarmos uma varivel a ela mesma, o resultado ser ela mesma. a varivel A pode ser 0 ou 1, logo: A = 0 A = 1 0 1 = 0 A = 1 A = 1 1 0 = 0 Se multiplicarmos uma varivel ao seu complemento, o resultado ser sempre 0. 24

A+ A = A

A+ A =1

A 1 = A

A A = A

A A = 0

6.2. Propriedades 6.2.1 Comutativa Esta propriedade vlida tanto na adio quanto na subtrao: Adio Multiplicao 6.2.2 Associativa Esta propriedade tambm vlida tanto na adio quanto na subtrao: Adio Multiplicao 6.2.3 Distributiva Esta propriedade pode ser observada em dois sentidos nas equaes algbricas: A (B + C) = A B + A C A B + A C = A (B + C) Esta propriedade pode ser verificada atravs da anlise da tabela verdade: A 0 0 0 0 1 1 1 1 6.3 Teoremas de DeMorgan Os teoremas de DeMorgan so muito empregados na prtica em simplificaes de expresses booleanas e, ainda, no desenvolvimento de circuitos digitais, como ser visto adiante. 6.3.1 Primeiro Teorema de DeMorgan O complemento do produto igual soma dos complementos: A B = A+ B Para provar este teorema, vamos montar a tabela verdade de cada membro e comparar os resultados: A B A B A+ B 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 25 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 A (B + C) A B + A C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 A + ( B + C ) = ( A + B) + C A ( B C ) = ( A B) C A+ B = B+ A A B = B A

Notamos a igualdade de ambas as colunas da soluo. O teorema pode ser estendido para mais de duas variveis: ( A B C D ..........N ) = A + B + C + D + .............N 6.3.2 Segundo Teorema de DeMorgan O complemento da soma igual ao produto dos complementos: A+ B = A B Para provar este teorema, vamos montar a tabela verdade de cada membro e comparar os resultados: A 0 0 1 1 B 0 1 0 1 A+ B 1 0 0 0 A B 1 0 0 0

Da mesma maneira, o teorema pode ser estendido para mais de duas variveis: ( A + B + C + D + ..........N ) = A B C D .............N 6.4 Identidades Auxiliares 6.4.1 A + A B = A Provando a identidade utilizando a propriedade distributiva, colocamos em evidencia a varivel A no primeiro termo: A + A B = A (1 + B ) Do postulado da adio temos que (1 + B ) = 1 : A (1 + B ) = A 1 Do postulado da multiplicao temos que A 1 = A Portanto, comprovamos que a identidade A + A B = A vlida. 6.4.2 ( A + B ) ( A + C ) = A + B C Para provar a identidade, utilizamos a propriedade distributiva no primeiro termo, multiplicando ( A + B) por ( A + C ) : ( A + B) ( A + C ) = ( A A + A C ) + ( A B + B C ) Utilizando postulado da multiplicao A A = A fica: ( A A + A C) + ( A B + B C) = ( A + A C) + ( A B + B C) Usando a propriedade distributiva novamente colocando a varivel A em evidencia: ( A + A C + A B ) + B C = A (1 + C + B ) + B C 26

Usando o postulado da adio no termo: (1 + C + B ) = 1 A (1 + C + B ) + B C = A 1 + B C Como o postulado da multiplicao diz que A 1 = A , o resultado final fica: A 1 + B C = A + B C Ou seja, comprovamos que a identidade ( A + B ) ( A + C ) = A + B C verdadeira. 6.4.3 A + A B = A + B Para provar esta identidade, utilizaremos de uma outra identidade no primeiro termo: X = X A + A B = ( A + A B) Aplicando o Segundo Teorema de DeMorgan: X + Y = X Y expresso, fica: ( A + A B ) = [ A ( A B )] Aplicando o Primeiro Teorema de DeMorgan: X Y = X + Y apenas na expresso entre parnteses, temos: [ A ( A B )] = [ A ( A + B )] Agora, aplicando a propriedade distributiva: [ A ( A + B )] = [ A A + A B ] De acordo com o postulado da multiplicao, A A = 0 [ A A + A B ] = [0 + A B ] = [ A B ] Aplicando novamente o Primeiro Teorema de DeMorgan: X Y = X + Y temos: [ A B] = ( A + B) Logo, conclumos que a identidade A + A B = A + B verdadeira.

7. PROBLEMAS RESOLVIDOS
7.1 Expresso Booleana obtida por Circuito Lgico 7.1.1 Escreva a expresso booleana executada pelo circuito da fig. 7.1.1.1:

27

A B S C D Fig. 7.1.1.1

Escrevendo as expresses de sada de cada bloco bsico do circuito da fig. 7.1.1.2:

A+ B
A B

( A + B) (C + D) C+D
Fig. 7.1.1.2

C D

Encontramos a soluo: S = ( A + B ) (C + D) 7.1.2 Determine a expresso booleana do circuito da fig. 7.1.2.1:

A B

D Fig. 7.1.2.1

Seguindo o processo descrito, isto , escrevendo as expresses de sada de cada bloco lgico da A fig. 7.1.2.2: B
C

( A B)

C
Fig. 7.1.2.2

( A B ) + C + (C D ) 28

(C D)

Encontramos a soluo S = ( A B ) + C + (C D) 7.1.3 Determine a expresso booleana do circuito da fig. 7.1.3.1:

A B S C

D Fig. 7.1.3.1

Antes da soluo , convm lembrar que os crculos colocados nos terminais de entrada junto s portas representam inversores. Solucionando o problema de acordo com a fig. 7.1.3.2: ( A B)
A B

(B C)

( A B) + ( B C ) + ( B + D)
S

( B + D)

D Fig. 7.1.3.2

A soluo final fica S = ( A B ) + ( B C ) + ( B + D) 7.1.4 Escreva a expresso booleana executada pelo circuito da fig. 7.1.4.1:

29

A B

S C

D Fig. 7.1.4.1

Solucionando o problema de acordo com a fig. 7.4.1.2:

( A B)
A B

( A B)

( A B ) + ( A B) + C [( A B) + ( A B ) + C ] (C + D)
S

(C + D)
D Fig

Encontramos a expresso S = [( A B ) + ( A B) + C ] (C + D) 7.2 Circuito Lgico obtido por Expresso Booleana 7.2.1 Desenhe o circuito que executa a expresso booleana S = A B C + ( A + B ) C . Primeiro, para identificar as portas lgicas enumerar cada termo da expresso: S = A + ( A + B ) C B C 1 2 3
4

Assim temos: 1) porta E com A, B e C 2) porta OU com A e B 3) porta E com (1) e C 4) porta OU com (1) e (3) Para facilitar as ligaes, pode-se utilizar uma rede ou barra de variveis de entrada. A fig. mostra o circuito final:

30

C (1)

(4) (2)

(3)

Fig. 7.2.1

7.2.2 Determine o circuito lgico que realize a funo S = [( A + B ) + (C D)] D Tratando a expresso de acordo com o procedimento j visto: S = [( A B ) + (C )] D + D 1 2 3
4

Desenhando e interligando as portas a partir de uma rede de variveis de entrada, obtemos o circuito da fig.
A B C D

(1) (3)

(2)

(4)

Fig. 7.2.2

7.2.3 Determine o circuito lgico que realize a funo S = [( A + B ) + (C D)] E + A ( A D E + C D E ) Solucionando de acordo com o procedimento j visto: 31

S = [( A + B) + (C D)] E + A ( A E + C E ) D D 3 1 2 4 6 5 8 7
9

B C D

(1) (5) (7)

(2) (9) S (3) (6) (8)

(4)

Fig.7.2.3

7.3 Tabela Verdade por Expresso Booleana 7.3.1 Prove as identidades abaixo relacionadas: a) A B A B b) A + B A + B c) A B = A + B c) A + B = A B Podemos provar estas identidades, levantando as respectivas tabelas verdade. Para facilitar, vamos colocar um quadro de possibilidades (2 variveis: A e B) e colunas para os termos comuns entre as expresses: A 0 0 1 1 B 0 1 0 1 A B 1 0 0 0 A B 1 1 1 0 A+ B 1 1 1 0 A+ B 1 0 0 0

Como se pode notar pela tabela, a desigualdade A B A B est comprovada para as mesmas possibilidades de entrada, o mesmo ocorrendo com A + B A + B . O mesmo pode ser observado para as igualdades A B = A + B e A + B = A B .

32

7.3.2 Levantar a tabela verdade da expresso: S = ( A + B) ( B C ) Analisando os termos da expresso temos: 1) O termo ( A + B ) ser sempre 0 para A = B = 0 logo, conclui-se que S = 0 para esta condio para qualquer valor assumido pelo termo ( B C ) porque S = ( A + B ) ( B C ) = (0 + 0) ( B C ) = 0 sempre. 2) Nos casos em que A = 1 e B = 0 ou C = 0 , temos S = 1 pois o termo ( B C ) ser sempre 1 devido a (0 C ) = 1 ou ( B 0) = 1 que, multiplicado por ( A + B ) = 1 sempre resulta em S = 1 . 3) Nos casos em que B = C = 1 no importando o valor de A, S = 0 porque ( B C ) = (1 1) = 0 , logo S = ( A + B ) ( B C ) = ( A + B ) (1 1) = 0 Montando a tabela com todas as possibilidades para trs variveis de entrada conforme anlise: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 0 0 1 0 1 1 1 0 Anlise (1) (1) (2) (3) (2) (2) (2) (3)

7.3.3 Monte a Tabela Verdade da expresso: S = ( A + B) C + D ( B + C ) Analisando os termos da expresso temos: 1) Para C = 0 teremos sempre S = 1 porque o termo ( A + B ) C = ( A + B ) 0 = 1 para qualquer valor de A ou B logo, conclui-se que S = ( A + B ) C + D ( B + C ) = 1 + D ( B + C ) = 1 . 2) O mesmo ocorre para o caso D = 0 , onde teremos sempre S = 1 porque o termo D ( B + C ) = 0 ( B + C ) = 1 para qualquer valor de B ou C logo, conclui-se que S = ( A + B) C + D ( B + C ) = ( A + B) C + 1 = 1 . 3) Para B = 1 temos que S = 0 para qualquer valor de A ou C pois, tendo a varivel B presente nos dois termos S = ( A + B ) C + D ( B + C ) = ( A + 1) C + D (1 + C ) = 0 + 0 = 0 . 4) Para B = 1 e A = 0 temos que S = 1 pois S = ( A + B ) C + D ( B + C ) = (0 + 1) C + D (1 + C ) = 0 + 0 = 0 . 5) No ltimo caso onde A = 1 , B = 0 , C = 1 e D = 1 temos S = 0 por simples substituio. Montando a tabela com todas as possibilidades para trs variveis de entrada conforme anlise: 33

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

S 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0

Anlise (1) (1) (2) (4) (1) (1) (1) (3) (1) (1) (2) (5) (1) (1) (2) (3)

7.3.4 Analise o comportamento do circuito da fig. Abaixo:

A B C D

Fig. 7.3.4

Para estudar o comportamento de um circuito lgico utilizamos a tabela verdade. Necessitamos obter, primeiramente, a expresso que o circuito executa. Logo, utilizando o mesmo diagrama:

34

A B C D

AC

[( A C ) + D + B ]

( A C D)

C ( A C D)

[( A C + D + B] + C ( A C D)
Fig. 7.3.4.1

Portanto, a expresso fica: S = [( A C ) + D + B ] + C ( A C D ) Nesta expresso, para facilitar a obteno do resultado final, vamos utilizar colunas auxiliares para obter os resultados relativos ao primeiro e segundo termos. A tabela abaixo apresenta a concluso dos resultados: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 [( A C ) + B + D ] C ( A C D ) 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 S 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0

8. PROBLEMAS PROPOSTOS
8.1 Determine a expresso caracterstica do circuito da fig. 8.1:

35

A B

D Fig. 8.1

8.2 Determine a expresso caracterstica do circuito da fig. 8.2: A B C D

Fig. 8.2 8.3 Determine a expresso caracterstica do circuito da fig. 8.3:

36

B C

Fig. 8.3 8.4 Desenhe o circuito que executa a expresso: S = A [ B C + A (C + D ) + B C D ] + B D 8.5 Desenhe o circuito que executa a expresso: S = ( A B ) [ A B + ( B + D ) + C D + ( B C )] + A B C D 8.6 Levante a tabela verdade da expresso: S = C [ A B + B ( A + C )] 8.7 Escreva a expresso caracterstica do circuito da fig. 8.7 e levante sua respectiva tabela verdade.

A B

D Fig. 8.7

8.8 Desenhe o circuito a partir da expresso e levante sua tabela verdade: S = [( B + C + D ) ( A + B + C ) + C ] + A B C + B ( A + C ) 37

8.9 Levante a tabela verdade a expresso: S = ( B D)[ A + B (C + D) + A B C ] 8.10 Prove que: A (B C ) = A (B C ) 8.11 Determine a expresso booleana a partir da tabela abaixo: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 S 1 0 0 1 1 0 0 1

8.12 Desenhe o circuito que executa a tabela seguinte: A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S 0 1 1 0 0 0 0 1 0 1 0 0 1 0 0 1

8.13 Desenhe o sinal na sada S do circuito da fig. 8.13.

38

A B C A S

B C
Fig. 8.13

8.14 Mostre que o circuito abaixo um OU EXCLUSIVO:

B
Fig. 8.14

8.15 Mostre que o circuito abaixo um circuito COINCIDENCIA

B Fig. 8.15

8.16 Levante a tabela verdade e esquematize o circuito que executa a seguinte expresso: {[ A B + C ] [ A + B ]} C 8.17 Esquematize o circuito COINCIDENCIA utilizando apenas portas NO OU (NOR). 8.18 Esquematize o circuito OU EXCLUSIVO utilizando apenas 4 portas NO E (NAND). 8.19 Esquematize o circuito COINCIDENCIA utilizando apenas 4 portas NO OU (NOR). 8.20 Desenhe o circuito da expresso abaixo somente com portas NO E (NAND): 39

S = A [ B C + A (C + D ) + B C D ] + B D 8.21 Desenhe o circuito da expresso abaixo somente com portas NO OU(NOR): S = ( A B ) [ A B + ( B + D ) + C D + ( B C )] + A B C D 8.22 Refazer o circuito da fig. 8.22 somente com portas NO OU (NOR): A B C D

Fig. 8.22

40