Anda di halaman 1dari 2

DESAIN IMPLEMENTASI JST PADA FPGA UNTUK MENGIDENTIFIKASI KEPADATAN JALAN PADA LAMPU LALU LINTAS

Lampu lalu lintas adalah suatu perangkat yang berfungsi mengatur alur kendaraan di jalan. Lampu lalu lintas selama ini telah mampu mencegah kecelakaan dan mengurangi kemacetan. Tetapi, kemampuan lampu lalu lintas untuk mengurangi kemacetan belum maksimal karena lampu lalu lintas selau mencacah nilai yang konstan untuk transisi dari lampu merah ke lampu hijau, sedangkan jumlah kepadatan kendaraan pada lampu lalu lintas tersebut seringkali berubah-ubah. Maka diperlukan lampu lalu lintas yang dapat mengidentifikasi tingkat kepadatan kendaraan dalam selang waktu tertentu di lokasi tersebut, sehingga lampu lalu lintas memiliki nilai cacah yang adaptif terhadap tingkat kepadatan kendaraan. Jaringan Syaraf Tiruan (JST) adalah salah satu metode yang dapat memecahkan masalah tersebut. Pengembangan JST terinspirasi dari jaringan syaraf manusia yang bekerja dengan cara: menerima input-input, memfilter akumulasi dari input tersebut, kemudian mentransmisikannya. JST menurut Haykin didefinisikan sebagai sebuah neural network (JST) adalah prosesor yang terdistribusi paralel, terbuat dari unit-unit yang sederhana, dan memiliki kemampuan untuk menyimpan pengetahuan yang diperoleh secara eksperimental dan siap pakai untuk berbagai tujuan. JST yang digunakan dalam penelitian ini adalah model jaringan syaraf Multilayer Perceptron (MLP). Jaringan jenis ini mempunyai lapisan yang terletak di antara input layer dan output layer yang lebih dikenal sebagai hidden layer, jumlah lapisan hidden layer ini minimal satu buah dan maksimalnya tidak ada batasan. Umumnya JST jenis ini lebih mampu untuk menyelesaikan masalah yang lebih rumit dibandingkan dengan JST Single Layer Perceptron dan lebih mudah diaplikasikan dibandingkan dengan JST Recurrent Network. Metode pelatihan yang digunakan adalah metode pelatihan Back Propagation (BP) yang merupakan algoritma pembelajaran yang terawasi untuk mendapatkan nilai-nilai bobot yang sesuai. Implementasi JST menghasilkan pemrosesan yang berat dikarenakan operasi-operasi di dalamnya. Oleh karena itu dibutuhkan hardware yang dapat bekerja secara paralel dan memiliki clock yang tinggi untuk dapat mensupport implementasi JST pada hardware. Dalam Tugas Akhir ini penulis akan menganalisis implementasi JST pada FPGA karena memiliki spesifikasi

seperti di atas. FPGA juga memiliki blok yang dapat dikonfigurasi ulang (Configurable Logic Block) sehingga memudahkan proses pelatihan yang terdapat di dalam JST.