Indice
Estructura bsica del computador. Computadores Industriales. Def. y carac. Clasificacin de los comp. indus. Comparacin con sist. prop. geral. Herramientas de desarrollo.
alinares@atc.us.es
Se puede hablar de un cuarto elemento que interconecta los tres anteriores: el bus.
NOTA: Recordatorio de Fundamentos de Informtica.
alinares@atc.us.es
Arquitectura de Harvard:
La CPU puede acceder a dos bancos de memoria, quedando separados los datos del cdigo. El formato de instrucciones es de longitud fija y el juego es reducido. Se trata de proc. RISC. Ej: PICs, DSP
alinares@atc.us.es 5
alinares@atc.us.es
alinares@atc.us.es
alinares@atc.us.es
Execution: EX.
Fases de ejecucin en la unidad funcional correspondiente.
Memory: ME.
Acceso a memoria para lectura o escritura de datos en memoria.
Write Back: WB
Escritura de los registro de salida. Los resultados de las instrucciones que producen resultados se guardan en memoria.
Estas fases son a ttulo orientativo. El Cygnal 8051 slo divide en 2 fases: IF y EX, dnde en EX se realiza la decodificacin y ejecucin ocupando 1 o varios ciclos.
alinares@atc.us.es 9
La CPU: Pipeline
La ejecucin de las instrucciones se divide en varias etapas, las cuales se aislan mediante latches. De esta forma cada fase puede ejecutar una instruccin diferente. Es como una cadena de montaje de una fbrica: IF l ID l EX l ME l WB instr. 1 IF ID EX ME WB instr. 2 IF ID EX ME WB instr. 3 IF ID EX ME WB instr. 4 IF ID EX ME instr. 5 IF ID EX CLK 1 2 3 4 5 6 7
alinares@atc.us.es 10
AMD: Primer equivalente a Pentium, el K6. Posteriormente el Athlon, AMD-64 Motorola: 68xx (6800, 6809, ) => tipo CISC 68x0 (68000, 68020, ) => tipo CISC Power PC => tipo RISC SPARC y MIPS => familia totalmente RISC. (SuperSPARC, UltraSPARC, MIPS Rx0000) DEC => tuvo xito en los 70s con los VAX. Actualmente absorvida por HP y Compaq y fabrican los Alpha 21x64 (RISC de 64 bits). En paralelo existe una gama para sistemas empotrados (microcontroladores). Los PCs y servidores suponen el 10% del total de micros en el mercado. Destacan los DSP (digital signal processing).
alinares@atc.us.es
11
El bus
Definicin: es un camino de comunicacin entre 2 o ms dispositivos. A l se pueden conectar varios dispositivos al mismo tiempo, siendo un medio de transmisin compartido, pero slo puede ser usado por uno en un instante de tiempo. Los buses no solo conectan elementos de un computador (CPU, Memoria y E/S) sino que se usa para conectar los elementos internos (registros, ALU, ) y varios computadores. Se pueden clasificar en:
Serie o paralelo: segn si la informacin est distribuida en el tiempo sobre la misma lnea (serie) o se transmite todo de una vez usando varias lneas (paralelo).
Tipos de transferencias:
Memoria a procesador: el proc. lee datos y cdigo de la memoria. Procesador a memoria: el proc. escribe datos en memoria. E/S a procesador: el proc. lee datos de un dispositivo de E/S. Procesador a E/S: el proc. enva datos a un dispositivo de E/S.
Memoria a E/S: o bien por medio del procesador, o bien descargando al procesador usando dispositivo de DMA (direct memory access). E/S a memoria: idem. alinares@atc.us.es 12
Ejemplos:
ADS o MSYN: inicio de ciclo de bus o transferencia. MEMW o MEMR: comando de temporizacin que indica que la operacin es entre procesador y memoria (escritura o lectura respectivamente). IOW o IOR: idem pero entre E/S y procesador (escritura y lectura respectivamente). INTR: peticin de interrupcin. CLK: reloj
alinares@atc.us.es
13
El bus: caractersticas
Buses dedicados o multiplexados:
Dedicados: siempre realizan la misma funcin Multiplexados: realizan distintas funciones dependiendo del tiempo y/o de otras lneas de control.
Los buses suelen tener un sistema de arbitraje, que puede ser centralizado o distribuido.
Centralizado: Un elemento gestiona los permisos sobre el bus y determina qu dispositivo del sistema puede usar el bus en cada instante de tiempo. Suele ser la VPU, y se le llama master del bus. Tpico de los PCs. Distribuido: Varios elementos se ponen de acuerdo para acceder al bus.
Ciclo de bus: es el conjunto de eventos que dan lugar a que una transmisin se lleve a cabo. Hay 2 tipos: ciclo de bus de lectura y ciclo de bus de escritura, segn si la CPU (master) lee o escribe respectivamente. Los ciclos de bus transcurren de 2 posibles formas: sncronos o asncronos.
Sncronos: Gobernados por un reloj. El final de la transferencia lo marca el tiempo, es decir, el nmero de ciclos de reloj. Asncronos: Gobernado por eventos, es decir, por la evolucin de ciertas lneas de control, llamadas protocolo, que determinan el principio y fin de un ciclo de bus.
alinares@atc.us.es
15
El bus: caractersticas
Sistemas compatibles: 2 sistemas son compatibles cuando, al menos, sus buses son iguales (en n y tipo de lneas, cronogramas, niveles lgicos, ) Cuando los buses son distintos hay que introducir un mecanismo que permita la conversin. Se denominan puentes. Los puentes son fundamentales hoy da en la construccin de computadores.
alinares@atc.us.es
16
alinares@atc.us.es
17
El bus: caractersticas
Rfaga: Acceso a datos consecutivos sin dar la direccin del dato, salvo para el primer acceso. Pipeline de direcciones: o direccin anticipada. La direccin del dato siguiente a leer se coloca mientras se est leyendo el dato anterior. Es decir, antes de comenzar su ciclo de bus.
alinares@atc.us.es
18
CLK
FRAME#
IRDY#
C/BE#
BE
BE
AD
TRDY#
DEVSEL#
PAR ADD
PA DATA
PA DATA
PD
IDLE
IDLE READ
WRITE C = COMMAND TYPE BE = BYTE ENABLES A = ADDRESSPA = PARITY C & A D = DATAPD = PARITY BE & D
alinares@atc.us.es
19
N-1
CLK
FRAME#
IRDY#
C/BE#
BE
BE
BE
BE
BE
AD TRDY# DEVSEL#
PAR
PA
PD
PD
PD
PD
PD
STOP IDLE ADD DATA INIT C = COMMAND TYPE BE = BYTES ENABLES A = ADDRESSPA=PARITY C & A D = DATAPD=PARITY BE & D SUB SUB SUB SUB IDLE
MICROACCESOS
Figura 3.2 Ciclo de acceso de escritura por rfagas con todos los microaccesos estndar
alinares@atc.us.es
20
alinares@atc.us.es
21
La memoria
Elemento pasivo que almacena datos sin alterarlos. La CPU la utiliza para leer datos, escribir resultados y leer la secuencia de instrucciones a ejecutar. La memoria a la que accede el procesador ha de ser:
Rpida, para evitar hacer esperar al procesador. De alta capacidad, para poder albergar todos los datos y cdigo necesarios para ejecutar un programa, Y econmica, para poder ser competitiva en el mercado.
Jerarqua de memoria
Las restricciones de diseo de la memoria de un computador pueden resumirse en 3: tamao, velocidad y coste. En las tecnologas de memoria existentes se cumple:
Menor tiempo de acceso => mayor coste / bit Mayor capacidad => menor coste / bit Mayor capacidad => mayor tiempo de acceso
alinares@atc.us.es
23
alinares@atc.us.es
24
La jerarqua de memoria.
El diseador busca: alta capacidad, bajo tiempo de acceso y bajo coste. Estos requerimientos no se consiguen con un solo tipo de memoria. La solucin es la jerarqua de memoria. Una jerarqua de memoria es una organizacin de sistemas de memoria, cada uno con distintas prestaciones y capacidad, de forma que el sistema de memoria tenga unas prestaciones aproximadas al subsistema ms rpido, pueda almacenar tantos datos como el subsistema de mayor capacidad y cueste lo menos posible. Al descender en la jerarqua:
Disminuye el coste por bit. Aumenta la capacidad Aumenta el tiempo de acceso Disminuye el nmero de accesos a la memoria por parte de la CPU.
alinares@atc.us.es 25
alinares@atc.us.es
26
ROM: memoria no voltil (permanece su valor cuando se desconecta la alimentacin). El proceso de escritura es muy costoso o inexistente. Tipos: ROM de mscara, PROM, EPROM, EEPROM y Flash EPROM.
alinares@atc.us.es
27
No es posible un nico mecanismo de control de la E/S por la diversidad de dispositivos. Se usan mecanismos adaptadores que conectan el perifrico de E/S con el bus del sistema. Estos adaptadores se denominan mdulos de E/S y su diseo depende del perifrico a conectar. Ejemplos:
puerto paralelo, puerto serie, USB, teclado, disco duro brazo robot, autmata, motor, planta industrial,
Divisin de los perifricos: de interaccin con los humanos, de interaccin con la mquina y de comunicacin.
alinares@atc.us.es
28
alinares@atc.us.es
29
Gestin de la E/S
Es realizada por el nivel ms alto del Sistema Operativo. Hay 2 tipos de transferencias:
De computador a E/S: normalmente de memoria a E/S. De E/S a computador: normalmente de E/S a memoria.
Hay tres mecanismos para transferir datos a E/S, denominados mecanismos de gestin de la E/S:
E/S programada:
Paso 1: Escribir un dato en el registro de dato del mdulo E/S. Paso 2: Leer el registro de estado de la E/S. Paso 3: Si no ha concluido la operacin volver al paso 2, si se ha concluido la operacin y hay ms datos, volver a paso 1, en otro caso se ha concluido.
alinares@atc.us.es
30
Gestin de la E/S
E/S mediante interrupciones.
Una interrupcin es un mecanismo por el cual se rompe la secuencia de ejecucin del programa para saltar a un subprograma o rutina de interrupcin. Cuando la rutina concluye se continua la ejecucin del programa. De cara al programa principal no se nota que se ha ejecutado la rutina de interrupcin. Existen 2 tipos de interrupcin: Hardware (un dispositivo fsico ajeno a la CPU activa una seal de interrupcin del procesador) y Software (la decodificacin de una instruccin de cdigo del programa es desconocida o errnea y se produce una interrupcin interna en la ejecucin del programa). Ventaja: el procesador puede aprovechar el tiempo para ejecutar otro cdigo mientras espera un evento de un mdulo de E/S. Inconveniente: La E/S programada atiende de forma ms rpida al mdulo de E/S cuando lo necesita, pues interrumpir la ejecucin y saltar a una rutina de interrupcin implica una latencia moderada.
alinares@atc.us.es 31
Gestin de la E/S
E/S mediante DMA (Direct Memory Access).
Los dos mecanismos anteriores requieren que el procesador intervenga en la transferencia de datos, aunque el segundo lo libera durante la espera de los datos. Este mecanismo liberar al procesador incluso durante la transferencia de los datos. El mdulo de E/S avisa a un nuevo dispositivo, denominado controlador de DMA, el cual transfiere los datos entre la E/S y la memoria. Previamente el procesador ha tenido que programar al controlador de DMA para que transfiera una franja de memoria a una direccin de E/S bajo peticin del dispositivo. Ventaja: es rpido y libera al procesador Inconveniente: NO es provechoso para bloques de datos pequeos, pues se debe gastar un nmero considerable de instrucciones para programar al controlador de DMA.
alinares@atc.us.es
32
Indice
Estructura bsica del computador. Computadores Industriales. Def. y carac. Clasificacin de los comp. indus. Comparacin con sist. prop. geral. Herramientas de desarrollo.
alinares@atc.us.es
33
Computadores Industriales
Componentes bsico de un computador:
Placa base Memoria Procesador Dispositivos de E/S => bus PCI Disquetes, disco duro, CDROM, DVD, => Almacenamiento Monitor, teclado, ratn, => Interfaz usuario Impresoras, plotters, scanners, => Interfaz papel Modems, tarjeta de red, => Comunicaciones Tarjetas de adquisicin de datos, Coprocesadores, => Industrial
alinares@atc.us.es
34
alinares@atc.us.es
35
Hoy da se tiende a realizar un control integral de las plantas de fabricacin, englobando la gestin de la produccin.
alinares@atc.us.es
36
Indice
Estructura bsica del computador. Computadores Industriales. Def. y carac. Clasificacin de los comp. indus. Comparacin con sist. prop. geral. Herramientas de desarrollo.
alinares@atc.us.es
37
Indice
Estructura bsica del computador. Computadores Industriales. Def. y carac. Clasificacin de los comp. indus. Comparacin con sist. prop. geral. Herramientas de desarrollo.
alinares@atc.us.es
39
Indice
Estructura bsica del computador. Computadores Industriales. Def. y carac. Clasificacin de los comp. indus. Comparacin con sist. prop. geral. Herramientas de desarrollo.
alinares@atc.us.es
42
Simuladores Software.
Aplicaciones visuales o modo texto que permiten ejecutar cdigo de un controlador y mostrar los resultados por pantalla o fichero sin necesidad de disponer de los controladores. Ej: simulador de CPU. (prctica 1)
Placas de evaluacin:
Poseen al microcontrolador ms la circuitera externa para comunicarlo con un sistema real y probar cdigos distintos.
alinares@atc.us.es
43
alinares@atc.us.es
44