ESTV-ESI-Sistemas Digitais-Registos 1/9

Registos
Registos de dados (registers)
Os registos de dados so circuitos constitudos por um determinado nmero de flip-flops, normalmente do tipo D, com entradas e sadas independentes, mas que tm em comum a entrada de relgio e eventuais entradas de controlo. O nmero de flip-flops por circuito integrado tambm varia e, embora a maioria dos CIs apresente apenas a sada Q de cada flip-flop, tambm existem registos de dados que disponibilizam a sada Q de cada flip-flop. 54/74/XXX374 Octal D-Type Flip-Flop with 3-state output Principais funcionalidades: - oito flip-flops D; - positive edge trigerred; - sadas em trs estados controladas pela entrada OE (activa a 0); - sadas no complementada Qi.

Diagrama lgico

Tabela funcional

Z* = estado de alta impedncia

ESTV-ESI-Sistemas Digitais-Registos 2/9

Latch
Os latches so circuitos com a mesma organizao dos registos de dados, mas constitudos por clulas de memria assncronas com a caracterstica de transparncia (bscula D). A linha que controla e temporiza o carregamento de novos dados nas clulas no um relgio mas sim um sinal de enable que habilita a transferncia do valor das entradas para as sadas das bsculas. 54/74/XXX373 Octal transparent latch with 3-state output Principais funcionalidades: - oito latch D (bscula D); - entrada de controlo da sensibilidade das bscula LE (activa a 1); - sadas em trs estados controladas pela entrada OE (activa a 0); - sadas no complementada Qi.

Diagrama lgico

Tabela funcional

Z* = estado de alta impedncia

ESTV-ESI-Sistemas Digitais-Registos 3/9

Registos de deslocamento (Shift registers)

Os registos de deslocamento so constitudos por uma cadeia de clulas de memria sncronas, interligadas de maneira a que os valores das sadas sofram um deslocamento em cada vertente activa do relgio.

Registo de deslocamento de 3 bits

Diagrama lgico

Diagrama temporal CLK E.Srie A B C 0 0 0 1 1 0 0 0 0 1 0 1 1 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1

Para alm desta funo bsica, os registos de deslocamento, disponveis sob a forma de CI, apresentam vrias funes adicionais, nomeadamente: - carregamento em paralelo sncrono/assncrono; - deslocamento nas duas direces (bi-directional shift registers); - inibio da operao de deslocamento; - clear sncrono ou assncrono.

Registo de deslocamento com carregamento em paralelo sncrono

A entrada LOAD permite o carregamento em paralelo sncrono dos registos A, B e C.

A caracterstica de carregamento em paralelo num registo de deslocamento designada de Parallel-In. Um registo de deslocamento que apresente todas as sadas dos flip-flops tem a caracterstica de Parallel-Out. As caractersticas Serial-In (entrada do primeiro flip-flop) e Serial-Out (sada do ltimo flip-flop) existem em qualquer registo de deslocamento. Assim, existem registos de deslocamento do tipo: PIPO- Parallel-In, Parallel-Out SIPO- Serial-In, Parallel-Out PISO- Parallel-In, Serial-Out SISO- Serial-In, Serial-Out

ESTV-ESI-Sistemas Digitais-Registos 4/9

Registos de deslocamento disponveis sob a forma de circuito integrado

54/74/XXX164 8 Bit Serial-In Parallel-Out Shift Register Principais funcionalidades: - registo de deslocamento de oito bits Serial-In, Parallel-Out; - positive edge triggerred; - clear assncrono (entrada MR activa a 1); - entrada srie = A . B - sadas paralelas no complementadas Qi.

ESTV-ESI-Sistemas Digitais-Registos 5/9

54/74/XXX165 8 Bit Parallel-In to Serial-Out Shift Register Principais funcionalidades: - registo de deslocamento de oito bits Parallel-In, Serial-Out; - positive edge triggerred; - sinal de relgio nas entradas CP1 ou CP2; - entradas paralelas P0, P1, ...P7, assncronas; - carregamento em paralelo assncrono controlado pela entrada PL (activa a 0); - entrada srie DS; - sada srie complementada e no complementada (Q7, Q7).

ESTV-ESI-Sistemas Digitais-Registos 6/9

54/74/XXX194A 4 Bit Bi-directional Universal Shift Register Principais funcionalidades: - registo de deslocamento de 4 bits Parallel-In, Parallel-Out; - positive edge triggerred; - entradas de controlo S0, S1 que controlam o modo de funcionamento: inibio de deslocamento, deslocamento direita, deslocamento esquerda e carregamento em paralelo sncrono; - entrada srie direita DSR e esquerda DSL; - entradas em paralelo P0, P1, P2, P3; - sadas no complementadas Q0, Q1, Q2, Q3; - clear assncrono controlado pela entrada MR (activa a 0);

ESTV-ESI-Sistemas Digitais-Registos 7/9

Contadores em anel baseados em registos de deslocamento Contador em anel standard de 4 bits, utilizando o CI 194A
A entrada RESET, activa a um, permite a inicializao do contador, mantendo o sistema no estado 1000(ABCD).

CLK RESET A B C D

Contador em anel twisted de 4 bits, utilizando o CI 194A

A entrada RESET, activa a um, permite a inicializao do contador, mantendo o sistema no estado 0000(ABCD).

CLK RESET A B C D

Note-se que, nos exemplos anteriores, foi utilizada a caracterstica de parallel-in do IC 194 para a inicializao do contador num estado que pertence sequncia principal.

ESTV-ESI-Sistemas Digitais-Registos 8/9

Contador em anel standard de 4 bits com auto-correco, utilizando o CI 194A

Sequncia de contagem (ABCD) : 1000, 0100, 0010, 0001, 1000, ... Para um contador em anel standard sem auto-correco, obtm-se as funes de excitao: DA=D DB=A DC=B DD=C Num registo de deslocamento, as funes DB, DC e DD so internas, no podendo ser alteradas. Resta a possibilidade de, externamente ao circuito, alterar a funo de excitao DA tendo em vista a auto-correco. Tabela de estados Estado Presente A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Estado Seguinte A B C 0 0 X1 1 0 0 0 0 0 0 0 X0 0 0 1 0 1 X0 0 1 X0 0 1 X0 0 1 0 1 0 X0 1 0 X0 1 0 X0 1 1 X0 1 1 X0 1 1 X0 1 1 X0 D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

Mapa de Karnaugh A alterao X1, realizada no mapa de Karnaugh, obriga transio do estado 0000 para o estado 1000 da sequncia desejada. DA X1 1 0 A X 0 X X X X X X X D Diagrama de estados
1100 0000 1000 0100 0011 0101 1010 0010 0001 1110 0111 1111 1001 0110 1101

C 0 X X X B

DA =A B C = (A+B+C)

Diagrama lgico

1011

Circuito auto-corrector!!

ESTV-ESI-Sistemas Digitais-Registos 9/9

Somador srie de 4 Bits

O circuito da figura realiza a adio binria dos valores A (A3 A2 A1 A0) e B (B3 B2 B1 B0) A entrada LOAD permite: - a inicializao do flip-flop com o valor 0; - a inicializao do registo de deslocamento SHR-A com os valores A3, A2,A1, A0; - a inicializao do registo de deslocamento SHR-B com os valores B3, B2, B1, B0; Depois de serem carregados os valores a adicionar, a entrada SOMA est activa durante 4 impulsos de CLK (entrada SLCK), durante os quais a operao de soma realizada. O resultado obtido nas sadas do registo de deslocamento SHR-A.

A3

A2

A1

A0

SI SHR-A LOAD

SO

SOMADOR COMPLETO S3 S2 S1 S0 Ai Bi Ci Si Ci+1

B3

B2

B1

B0

SI SHR-B LOAD

SO

FLIP-FLOP CLR

SCLK LOAD
SLCK=SOMA + CLK Simulao com A=0011 e B=0111 (S=1010) CLK LOAD SOMA SLCK SHR-A SHR-B Ci SI=Si Ci+1 0011 0111 0 0 1 0001 0011 1 1 1 1000 0001 1 0 1 0100 0000 1 1 0 1010 0000 0 0 0