LOS TRANSISTORES DE EFECTO DE CAMPO En el tutorial de transistores bipolares, hemos visto que una pequea corriente de base controla

una corriente de colector muy superior. Los transistores de efecto de campo son dispositivos triterminales en los que la corriente principal se controla mediante una tensin. Las caractersticas principales son: La potencia de control es nula, es decir, no se absorbe corriente por el terminal de control. Una seal muy dbil puede controlar el dispositivo. La tensin de control se emplea para crear un campo elctrico. Hay dos familias de transistores de efecto de campo: los JFET y los MOSFET. Pese a que el concepto bsico de los FET se conoca ya en 1930, estos dispositivos slo empezaron a fabricarse comercialmente a partir de la dcada de los 60. Y a partir de los 80 los transistores de tipo MOSFET han alcanzado una enorme popularidad. Comparados con los BJT, los transistores MOS ocupan menos espacio, es decir, dentro de un circuito integrado puede incorporase un numero mayor. Adems su proceso de fabricacin es tambin ms simple. Adems, existe un gran nmero de funciones lgicas que pueden ser implementadas nicamente con transistores MOS (sin resistencias ni diodos). Esto ha hecho del transistor MOS el componente estrella de la electrnica digital. En este tutorial se explica el principio de funcionamiento de ambos tipos de dispositivos, as como sus modelos circuitales elementales. 1 TRANSISTOR DE EFECTO DE CAMPO DE UNION (JFET) Un JFET de canal N se fabrica difundiendo una regin de tipo P en un canal de tipo N, tal y como se muestra en la Figura 1. A ambos lados del canal se conectan los terminales de fuente (S, Source) y drenaje (D, Drain). El tercer terminal se denomina puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

Los smbolos de este tipo de dispositivos son:

Figura 2: Smbolos de los transistores JFET Las explicaciones incluidas en este captulo se refieren fundamentalmente al transistor NJFET, teniendo en cuenta que el principio de operacin del PJFET es anlogo. 1.1 PRINCIPIO DE OPERACION DEL NJFET A continuacin se explica cmo se controla la corriente en un JFET. Al igual que sucede con los transistores BJT el JFET tiene tres regiones de operacin:

Regin de corte Regin lineal Regin de saturacin

Es preciso hacer notar que en este caso, la saturacin alude a un fenmeno completamente distinto al de los transistores BJT. 1.1.1 Regin de corte Centremos nuestra atencin en la Figura 1. La zona de tipo P conectada a la puerta forma un diodo con el canal, que es de tipo N. Como se recordar, cuando se forma una unin PN aparecen en los bordes de la misma una zona de depleccin en la que no hay portadores de carga libres. La anchura de dicha zona depende de la polarizacin aplicada. Si esta es inversa, la zona se hace ms ancha, proporcionalmente a la tensin aplicada. Aplicando una tensin VGS negativa aumentamos la anchura de la zona de depleccin, con lo que disminuye la anchura del canal N de conduccin. Si el valor de VGS se hace lo suficientemente negativo, la regin de agotamiento se extender completamente a travs del canal, con lo que la resistencia del mismo se har infinita y se impedir el paso de ID (Figura 3). El potencial al que sucede este fenmeno se denomina potencial de bloqueo (Pinch Voltage, VP).

Figura 3: Esquema del transistor JFET de canal N polarizado con la tensin de bloqueo Por lo tanto, para valores ms negativos que VP el transistor NJFET se encuentra polarizado en la regin de corte, y la corriente de drenaje resulta ser nula. 1.1.2 Regin lineal Si en la estructura de la Figura 1 se aplica una tensin VDS mayor que cero, aparecer una corriente circulando en el sentido del drenaje a la fuente, corriente que llamaremos ID. El valor de dicha corriente estar limitado por la resistencia del canal N de conduccin. En este caso pueden distinguirse dos situaciones segn sea VDS grande o pequea en comparacin con VGS. 1.1.2.1 Valores pequeos del voltaje drenaje-fuente La Figura 4 presenta la situacin que se obtiene cuando se polariza la unin GS con una tensin negativa, mientras que se aplica una tensin entre D y S menor.

Figura 4:Esquema del transistor JFET de canal N polarizado con VGS < 0 Por el terminal de puerta (G) no circula ms que la corriente de fuga del diodo GS, que en una primera aproximacin podemos considerar despreciable. La corriente ID presenta una doble dependencia:

La corriente ID es directamente proporcional al valor de VDS La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID est limitada por la resistencia del canal, cuanto mayor sea VGS - VP, mayor ser la anchura del canal, y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresin:

Por lo tanto, en la regin lineal obtenemos una corriente directamente proporcional a VGS y a VDS. 1.1.2.2 Valores altos del voltaje drenaje-fuente Para valores de VDS comparables y superiores a VGS la situacin cambia con respecto al caso anterior: la resistencia del canal se convierte en no lineal, y el JFET pierde su comportamiento hmico. Veamos por qu sucede esto. Cuando se aplica un voltaje VDS al canal de 5 voltios, por ejemplo, este se distribuye a lo largo del canal, es decir, en las proximidades del terminal D la tensin ser de 5 V, pero a medio camino la corriente circulante habr reducido su potencial a la mitad (2,5 V), y en el terminal S el potencial ser nulo. Por otra parte, si VGS es negativa (- 2 V, por ejemplo), la tensin se distribuir uniformemente a lo largo de la zona P, al no existir ninguna corriente (Figura 5). (NOTA: se desprecia la cada de tensin en las zonas situadas por debajo de los contactos).

Figura 5: Esquema del transistor JFET de canal N polarizado con VGS = -2 V y VDS = 5 V Sigamos adelante. En las proximidades del terminal S la tensin inversa aplicada es de 2 V, que se corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a D esta tensin aumenta: en la mitad del canal es de 4,5 V, y en D alcanza 7 V. La polarizacin inversa aplicada al canal no es constante, con lo que la anchura de la zona de depleccin tampoco lo ser (Figura 6). Cuando VDS es pequea, esta diferencia de anchuras no afecta a la conduccin en el canal, pero cuando aumenta, la variacin de la seccin de conduccin hace que la corriente de drenaje sea una funcin no lineal de VDS, y que disminuya con respecto a la obtenida sin tener en cuenta este efecto.

Figura 6: Esquema del transistor JFET de canal N en la regin de conduccin no lineal 1.1.3 Regin de saturacin Si VDS se incrementa ms, se llegar a un punto donde el espesor del canal en el extremo del drenaje se acerque a cero. A partir de ese momento, la corriente se mantiene independiente de VDS, puesto que los incrementos de tensin provocan un mayor estrechamiento del canal, con lo que la resistencia global aumenta (Figura 7).

Figura 7: Esquema del transistor JFET de canal N en la regin de corriente constante La regin de saturacin se da cuando se estrangula el canal en el drenaje, lo que sucede cuando la tesin puerta-drenaje es ms negativa que VP, es decir: VGD < VP => VGS - VDS < VP => VDS > VGS - VP Antes de seguir adelante, comparemos las figuras Figura 3 y Figura En el caso del bloqueo, todo el canal resulta afectado por la zona de depleccin, que es constante porque la tensin VGS se aplica uniformemente a lo largo de la unin. En cambio, en la regin de corriente constante slo parte del canal ha llegado al bloqueo (provocado por VDS, que vara a lo largo del mismo), y es lo que permite la circulacin de la corriente. 1.2 CURVAS CARACTERISTICAS Son dos las curvas que se manejan habitualmente para caracterizar los transistores JFET. En primer lugar, en la representacin de ID frente a VGS, para una VDS dada, se aprecia claramente el paso de la regin de corte a la de saturacin (Figura 8). En la prctica slo se opera en el segundo cuadrante de la grfica, puesto que el primero la VGS positiva hace crecer rpidamente IG.

Figura 8: Caracterstica VGS - ID del transistor NJFET En la caracterstica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal y de saturacin (Figura 9). En la regin lineal, para una determinada VGS, la corriente crece proporcionalmente a la tensin VDS. Sin embargo, este crecimiento se atena hasta llegar a ser nulo: se alcanza el valor de saturacin, en donde ID slo depende de VGS.

Figura 9: Caracterstica VDS - ID del transistor NJFET Ntese que, segn esta grfica, la regin de saturacin del JFET se identifica con la regin activa normal de los transistores bipolares. Mientras que en RAN la corriente de colector slo depende de la de base, aqu la magnitud de control es la tensin VGS. Por el contrario, si la resistencia del JFET en la regin lineal es muy pequea puede encontrarse un cierto paralelismo entre las regiones lineal de JFET y de saturacin del BJT. 1.3 PARAMETROS COMERCIALES

Se presenta a continuacin algunas de las caractersticas de los transistores JFET que ofrecen los fabricantes en las hojas de datos:

IDSS: Es la corriente de drenaje cuando el transistor JFET se encuentra en configuracin de fuente comn y se cortocircuita la puerta y la fuente (VGS=0). En la prctica marca la mxima intensidad que puede circular por el transistor. Conviene tener en cuenta que los transistores JFET presentan amplias dispersiones en este valor. VP (Pinch-Off Voltage): es la tensin de estrangulamiento del canal. Al igual que IDSS, presenta fuertes dispersiones en su valor. RDS(ON): Es el inverso de la pendiente de la curva ID/VDS en la zona lineal. Este valor se mantiene constante hasta valores de VGD cercanos a la tensin de estrangulamiento. BVDS (Drain-Source Breakdown Voltage): es la tensin de ruptura entre fuente y drenaje. Tensiones ms altas que BVDS provocan un fuerte incremento de ID. BVGS (Gate-Source Breakdown Voltage): es la tensin de ruptura de la unin entre la puerta y la fuente, que se encuentra polarizada en inversa. Valores mayores de BVGS provocan una conduccin por avalancha de la unin.

1.4 MODELOS DEL TRANSISTOR NJFET Anlogamente a lo efectuado con el transistor bipolar se van a presentar dos modelos para el JFET: uno para analizar el funcionamiento del transistor JFET con seales continuas y otro para las seales alternas aplicadas sobre un punto de operacin de la regin de saturacin. En primer lugar se presentan los modelos para las diferentes regiones de operacin, a saber, corte, saturacin y zona lineal. A partir de las ecuaciones dictadas por este modelo, se deducen posteriormente las expresiones necesarias para el anlisis de seales de alterna de pequea amplitud. 1.4.1 Modelo esttico ideal Para el transistor NJFET, el modelo viene representado en la Figura 10. El valor de ID depende de la regin de funcionamiento del transistor.

Figura 10: Esquema circuital del modelo del transistor JFET 1. Regin de corte: la condicin de la regin de corte es que el canal est completamente estrangulado en las proximidades de la fuente, lo que sucede cuando la tensin puerta-fuente alcance la tensin de estrangulamiento (VGS<VP). En este caso ID=0. 2. Regin lineal: es la regin en que se produce un incremento de la intensidad ID al aumentar VDS. Este incremento es lineal para bajos valores de VDS aunque la linealidad se pierde cuando VDS se acerca a -VP. Para trabajar en la regin lineal se deben dar dos condiciones:
o o

VGS > VP VGD > VP VGS > VP + VDS

Estas condiciones equivalen a admitir que el canal de conduccin no se estrangula por la zona de depleccin en inversa tanto en el extremo de drenaje como en la fuente. El valor que toma la corriente ID es

1. Regin de saturacin: la regin de saturacin tiene lugar cuando la tensin entre drenador y puerta alcanza la tensin de estrangulamiento. Para que ello ocurra, el canal N, tiene que estar estrangulado en el extremo cercano al drenaje, pero no en el extremo del canal cercano a la fuente. Entonces, al igual que en el caso anterior, deben ocurrir dos condiciones:
o o

VGS > VP VGD < VP VGS < VP + VDS

En este caso la intensidad ID ya no depende de VDS, siendo su expresin

Por lo general, en los transistores NJFET tanto VP como VGS toman valores negativos, mientras que VDS e IDSS son positivos, tomando la direccin ID tal y como aparece en el modelo. 1.4.2 Modelo para seales alternas Para la deduccin del mismo se consideran las siguientes hiptesis:

Transistor polarizado en la regin de saturacin

Oscilaciones alternas de baja amplitud y baja frecuencia

1.4.2.1 Expresiones generales De entre las diversas opciones posibles, para la deduccin del modelo se escogen como variables independientes las tensiones VGS y VDS, mientras que las dependientes son las corrientes IG e ID. De este modo, las ecuaciones caractersticas del transistor vendrn dadas por dos funciones f1 y f2 tales que:

Las tensiones y corrientes de un punto de polarizacin concreto vendrn dadas por las expresiones anteriores:

Supongamos que sobre este punto de operacin Q se aade una componente alterna, caracterizada por un VGS y por un VDS. Las oscilaciones de las corrientes pueden calcularse como:

A partir de este momento, para simplificar la notacin se escribirn con letra minscula los incrementos de las variables. La expresin anterior admite una representacin matricial:

en donde los coeficientes yij se llaman parmetros admitancia.

yis : Admitancia de entrada (-1) yrs: Admitancia de transferencia inversa (-1) yfs : Transconductancia (-1). Se suele nombrar como gm yos : Admitancia de salida (-1)

1.4.2.2 Clculo de los parmetros admitancia

Para el clculo de los parmetros yij se van a emplear las expresiones resultantes del modelo esttico para la regin de saturacin.

Funcin f1 => Funcin f2 =>

La representacin circuital de este modelo simplificado responde al mismo esquema presentado en la Figura 10. 2 TRANSISTOR MOSFET Las prestaciones del transistor MOSFET son similares a las del JFET, aunque su principio de operacin y su estructura interna son diferentes. Existen cuatro tipos de transistores MOS:

Enriquecimiento de canal N Enriquecimiento de canal P Empobrecimiento de canal N Empobrecimiento de canal P

Los smbolos son:

Figura 11: Transistores MOSFET La caracterstica constructiva comn a todos los tipos de transistor MOS es que el terminal de puerta (G) est formado por una estructura de tipo Metal/xido/Semiconductor. El xido es aislante, con lo que la corriente de puerta es prcticamente nula, mucho menor que en los JFET. Por ello, los MOS se emplean para tratar seales de muy baja potencia. 2.1 PRINCIPIO DE OPERACION De entre todos los tipos de transistores MOS existentes se va a analizar el principio de funcionamiento de dos de ellos: los NMOS de enriquecimiento y empobrecimiento. 2.1.1 NMOS de enriquecimiento En la Figura 12 se presenta el esquema de un MOS de canal N de enriquecimiento.

Figura 12: Esquema del transistor NMOS de enriquecimiento

Supongamos que se aplica una tensin VDS mayor que cero mientras que VGS se mantiene en cero. Al aplicar una tensin positiva a la zona N del drenaje, el diodo que forma ste con el sustrato P se polarizar en inversa, con lo que no se permitir el paso de corriente: el MOS estar en corte. Sigamos suponiendo, y pensemos ahora que aplicamos un potencial VGS positivo, mientras mantenemos la VDS positiva tambin. La capa de aislante de la puerta es muy delgada, tanto que permite al potencial positivo aplicado repeler a los huecos y atraer a los electrones del material P. A mayor potencial aplicado, mayor nmero de electrones ser atrado, y mayor nmero de huecos repelido. La consecuencia de este movimiento de cargas es que debajo del terminal G se crea un canal negativo, de tipo N, que pone en contacto el drenaje con la fuente. Por este canal puede circular una corriente. Recapitulando, por encima de un valor positivo VGS = VTH se posibilita la circulacin de corriente ID (Figura 13). Nos encontramos ante una regin de conduccin lineal.

Figura 13: Esquema del transistor NMOS de enriquecimiento en conduccin Si el valor de VDS aumenta, la tensin efectiva sobre el canal en las proximidades del drenaje (VGS - VDS) va disminuyendo, con lo que el canal se estrecha en dicha zona, y se pierde la linealidad en la relacin ID - VDS. Finalmente se llega a una situacin de saturacin similar a la que se obtiene en el caso del JFET. 2.1.2 NMOS de empobrecimiento En la Figura 14 se presenta el esquema de un MOS de canal N de empobrecimiento.

Figura 14: Esquema del transistor NMOS de empobrecimiento En este caso el canal ya est creado. Por lo tanto, si con VGS = 0 aplicamos una tensin VDS aparecer una corriente de drenaje ID. Para que el transistor pase al estado de corte ser necesario aplicar una tensin VGS menor que cero, que expulse a los electrones del canal.

Figura 15: Esquema del transistor NMOS de empobrecimiento en corte Tambin en este caso, la aplicacin de una VDS mucho mayor que VGS provoca una situacin de corriente independendiente de VDS. 2.2 CURVAS CARACTERISTICAS Con los transistores MOS se manejan dos tipos de grficas: la caracterstica VGS - ID, con VDS constante, y la VDS - ID con VGS constante. 2.2.1 Transistor NMOS de enriquecimiento

Figura 16: Caracterstica VGS - ID del transistor NMOS de enriquecimiento En la Figura 16 se pone de manifiesto cmo la intensidad ID aumenta bruscamente cuando se supera la tensin umbral VTH (Threshold Voltage) y se crea el canal. Es un componente idneo para conmutacin, puesto que pasa de un estado de corte a uno de conduccin a partir de un valor de la seal de control. En los dispositivos con el terminal de puerta de aluminio y el aislante de xido de silicio, la tensin umbral est en torno a los cinco voltios.

Figura 17: Caracterstica VDS - ID del transistor NMOS de enriquecimiento La caracterstica VDS - ID del transistor NMOS de enriquecimiento es muy similar a la del JFET, pero los valores de VGS cambian: en este caso la conduccin se da para voltajes positivos por encima del umbral. 2.2.2 Transistor NMOS de empobrecimiento

Figura 18: Caracterstica VGS - ID del transistor NMOS de enriquecimiento El NMOS de empobrecimiento puede funcionar tambin como transistor de enriquecimiento. Si la tensin VGS se hace positiva se atraern electrones al canal. Adems, a diferencia de los JFET, la impedancia de entrada continua siendo muy elevada.

Figura 19: Caracterstica VDS - ID del transistor NMOS de empobrecimiento 2.3 PARAMETROS COMERCIALES Los parmetros comerciales ms importantes del transistor MOS son anlogos a los de los JFET presentados en el apartado 1.3. 2.4 MODELOS CIRCUITALES

Tal y como se ha visto, las curvas de funcionamiento de los transistores MOS son similares a las de los JFET. Por ello, todos admiten una representacin circuital anloga. 2.4.1 Modelo esttico de Schichman-Hodges El modelo esttico del transistor MOSFET se denomina modelo de Schichman-Hodges. Es un modelo muy parecido al modelo de los transistores JFET, descrito anteriormente. El circuito equivalente se compone de un interruptor abierto y una fuente de intensidad (Figura 20) cuyo valor ID depende de la regin de funcionamiento del transistor.

Figura 20: Modelo de Schichman-Hodges para el transistor FETMOS Para el transistor NMOS de enriquecimiento las regiones de funcionamiento son: 1. Regin de corte
o o

Condicin VGS<VTH Intensidad ID=0

1. Regin lineal.
o

Condiciones: VGS>VTH

VGD < VTH VGS < VTH+VDS

Intensidad:

Donde K es una constante que depende del material y de las dimensiones del transistor

me es la movilidad de los electrones, que depende del material y la temperatura

W, L son la anchura y la longitud del canal. Factores geomtricos que dependen del diseo del transistor. C'OX es la capacidad por unidad de superficie del condensador que forman el metal de la puerta con el canal. Depende fuertemente del espesor del xido de puerta.

1. Regin de saturacin
o

Condiciones VGS > VTH

VGD > VTH VGS > VTH+VDS

Intensidad:

2.4.2 Modelo para seales alternas Para el caso en el que el transistor soporte seales alternas de pequea amplitud y baja frecuencia sobre un punto de polarizacin en regin de saturacin, puede demostrarse de forma anloga a como se ha realizado para el transistor JFET que la transconductancia gm se calcula a travs de la siguiente expresin

3 APLICACIONES DE LOS TRANSISTORES DE EFECTO DE CAMPO Las aplicaciones generales de todos los FET son: 3.1 ELECTRONICA ANALOGICA Para estas aplicaciones de emplean transistores preparados para conducir grandes corrientes y soportar elevadas tensiones en estado de corte.

Resistencias variables de valor gobernable por tensin (variando la anchura del canal). Amplificadores de tensin, especialmente en la amplificacin inicial de seales de muy baja potencia. Control de potencia elctrica entregada a una carga.

En el caso de la amplificacin los circuitos se disean para que el punto de operacin DC del MOS se encuentre en la regin de saturacin. De este modo se logra una corriente de drenaje dependiente slo de la tensin VGS. 3.2 ELECTRONICA DIGITAL Los MOS se emplean a menudo en electrnica digital, debido a la capacidad de trabajar entre dos estados diferenciados (corte y conduccin) y a su bajo consumo de potencia de

control. Para esta aplicacin se emplean dispositivos de muy baja resistencia, de modo que idealmente pueda considerarse que:

La cada de tensin en conduccin es muy pequea. La transicin entre el estado de corte y el de conduccin es instantnea.

1. En un transistor NJFET con IDSS=10mA y VP = - 5 V se mide una intensidad de drenaje ID = 1mA. Hallar cunto vale la tensin VGS si se admite que trabaja en la regin de saturacin. Hallar la tensin de alimentacin E mnima para que el transistor trabaje en saturacin.

1. En el circuito de la figura, se pide: 1.- La tensin VGS si se admite que el transistor est en saturacin. 2.- Si VIN = 5V, calcular cuanto vale VDS. Datos del transistor: IDSS = 5mA; VP= - 3V

1. Sea el circuito de la figura formado por un transistor NJFET y una resistencia. Se pide: 1.- Indicar la regin de funcionamiento del transistor. 2.- Calcular el punto de operacin del transistor.

3.- Si se cambia la resistencia por otra de valor 1k, hallar el nuevo punto de operacin del transistor. Datos del transistor: IDSS = 2mA; VP= - 3V

1. El transistor NJFET de la figura tiene una IDSS=12mA y VP=-4V. Determinar el valor mnimo de E para que el transitor trabaje en la regin de saturacin.

1. Calcular los valores de VDS y VGS del transistor de la figura si se admite que ID=5mA.

1. Determinar el punto de operacin del transistor FET de la figura suponiendo que se encuentra en zona de saturacin. Datos: IDSS=5mA VP=-4V

1. Hallar el punto de operacin del transistor de la figura. Datos: IDSS=15mA; VP=10V

1. En el circuito de la figura, calcular la resistencia de entrada RIN y la tensin de salida VOUT. Si se conecta una resistencia de 4.7k a la salida del circuito, calcular la tensin de salida. Datos del transistor: IDSS=8mA, VP=-10V

1. En el circuito de la figura se ha utilizado un transistor 2N5460. Calcular la ganancia de tensin del circuito. Nota: Utilizar para ello los valores medios de los parmetros del transistor.

1. Determinar la ganancia de tensin del circuito de la figura. Datos del transistor: gm=3.8 mmhos

1. El sencillo circuito de la figura es una fuente de corriente que alimenta una carga RL. a) Calclese el valor de la corriente I que circula por esa carga si el transistor se encuentra en la regin de saturacin. b) Hallar la resistencia RL mxima que se puede alimentar con la intensidad hallada mediante el circuito anterior Si el transistor JFET de la figura es un transistor comercial 2N5486, calcular entre qu valores se puede esperar que vare la intensidad I cuando el transistor trabaja en la regin de saturacin. Datos: Idss=10mA; VP=-5V.

1. Con el transistor 2N5457 y otros componentes que crea necesarios, disee una fuente de corriente constante de 0.2mA. Cul ser la carga mxima que puede alimentar la fuente de corriente? 1. En el circuito de la figura, calcular la tensin de salida si la tensin de entrada es 3V. Considerar que el transistor trabaja en la regin de saturacin. Datos adicionales: R=100K; E=15V

1. La tensin de entrada Vin es una tensin que vara muy lentamente con el tiempo de manera que, se puede resolver el circuito mediante un anlisis en continua. Si E=10V e ID=1mA, calcular la relacin entre Vout y Vin. Qu intensidad ID se debe establecer en la fuente si se quiere que Vout=Vin? Datos del transistor: IDSS=3mA VP=-5V

1. En el circuito de la figura, si ambos transistores son idnticos y se encuentran trmicamente acoplados. Hallar la relacin entre VOUT y VIN.

1. Determinar el valor de las salidas V01 y V02 cuando VIN valga cero y diez voltios. Datos: VTH = 5 V. ECC = 20 V.

1. Para el diseo de una puerta lgica inversora, se realiza un esquema como el que se representa a continuacin.

a) Calcular aproximadamente la potencia generada en la fuente de 8 Voltios en los estados lgicos '1' y '0' de la entrada (10 V. y 0 V. Respectivamente). b) Qu misin tiene la resistencia de 15 k?. 1. El siguiente circuito lgico est diseado segn la tcnica CMOS (Complementary-MOS). Se denomina as por que emplea en el mismo circuito transistores NMOS y PMOS.

a) Explicar su funcionamiento y determinar qu tipo de puerta lgica es. b) Comparar este circuito con el del anterior. Qu ventajas presenta en cuanto a consumo de potencia?. 1. Seleccionar el transistor ms apropiado para el circuito lgico siguiente (0 < VIN < 10V) (Calcular los parmetros comerciales del transistor):

1. Determinar a qu tipo de puerta lgica corresponden los dispositivos de la figura (Entradas: V1 y V2; Salida: VO)

Qu consumo de potencia hay en los estados lgico '1' y '0' de ambos circuitos? 1. El circuito de la figura representa a un transistor actuando como un interruptor. Cuando se polariza la puerta con una tensin de 15V, el transistor deja pasar una corriente para alimentar la resistencia de carga. Al polarizar con 0V la puerta, el transistor permanece en corte. Se pide: a) Elegir un transistor MOS adecuado para realizar esta funcin.

b) Calcular aproximadamente la prdida de potencia en el transistor si la seal de entrada est comprendida entre 0 y 5V.

1. Un transistor NMOS de depleccin tiene un VP=-2V y K=2mA/V2. Calcular la VDS mnima para operar en la regin de saturacin si VGS=1V. 2. El transistor MOSFET de depleccin de la figura tiene una K=4mA/V2 y VP=-2V. Calcular la tensin de la fuente

1. Calcular los parmetros que toman las resistencias RD y RS del circuito de la figura para que el transistor opere con una ID=0.4mA y VD=1.Datos: VTH=2V; K=0.4mA/V2

1. Se desea disear un circuito de alarma para un coche de manera que al salir del coche con las luces encendidas, suene un zumbador. Para detectar la apertura de la puerta se dispone de un sensor magntico entre la puerta y el coche que se cierra con la puerta y da una seal de 0V. Al abrir la puerta, el sensor da una seal

de 5V. Por otro lado, se tiene un dispositivo que detecta el paso de corriente en el circuito de iluminacin. Se obtiene una seal de 5V con las luces encendidas y de 0V con las luces apagadas. El zumbador tiene que estar alimentado entre 1 y 16V y recibir una corriente de 30mA. Disee el circuito con los transistores MOSFET necesarios.