UNIVERSIDADE ESTADUAL DO PIAU UESPI CENTRO DE TECNOLOGIA E URBANISMO CTU DEPARTAMENTO DE CINCIA DA COMPUTAO BACHARELADO EM CINCIAS DA COMPUTAO ARQUITETURA

RA E ORGANIZAO DE COMPUTADORES II PROFESSOR JENNER VAZ

VISO GERAL DOS PROCESSADORES E PROCESSADORES ITANIUM E OPTERON

DONAVAN JOO BATISTA JOS FERNANDO LEONARDO PEDRO

TERESINA

2011 Viso Geral dos Processadores e Processadores Itanium e Operon

1. Processadores

O microprocessador, popularmente chamado de processador, um circuito integrado que realiza as funes de clculo e tomada de deciso de um computador. Todos os computadores e equipamentos eletrnicos baseiam-se nele para executar suas funes. O microprocessador moderno um circuito integrado formado por uma camada chamada de mesa epitaxial de silcio, trabalhada de modo a formar um cristal de extrema pureza, laminada at uma espessura mnima com grande preciso, depois cuidadosamente mascarada por um processo fotogrfico e dopada pela exposio a altas temperaturas em fornos que contm misturas gasosas de impurezas. Este processo repetido tantas vezes quanto necessrio formao da microarquitetura do componente. Responsvel pela execuo das instrues num sistema, o microprocessador, escolhido entre os disponveis no mercado, determina, em certa medida a capacidade de processamento do computador e tambm o conjunto primrio de instrues que ele compreende. O sistema operativo construdo sobre este conjunto. O prprio microprocessador subdivide-se em vrias unidades, trabalhando em altas frequncias. A ULA (Unidade Lgica Aritmtica), unidade responsvel pelos clculos aritmticos e lgicos e os registradores so parte integrante do microprocessador na famlia x86, por exemplo. Embora seja a essncia do computador, o microprocessador, diferente do microcontrolador, est longe de ser um computador completo. Para que possa interagir com o utilizador precisa de: memria, dispositivos de entrada/sada, um clock, controladores e conversores de sinais, entre outros. Cada um desses circuitos de apoio interage de modo peculiar com os programas e, dessa forma, ajuda a moldar o funcionamento do computador. 1.1 Evoluo O primeiro microprocessador comercial foi inventado pela Intel em 1971 para atender uma empresa japonesa que precisava de um circuito integrado especial para as suas atividades. A Intel projetou o 4004 que era um circuito integrado programvel que trabalhava com registradores de 4 bits, 46 instrues, clock de 740Khz e possua cerca de 2300 transistores. Percebendo a utilidade desse invento a Intel prosseguiu com o desenvolvimento de novos microprocessadores: 8008 (o primeiro de 8 bits) e a seguir o 8080 e o microprocessador 8085. O 8080 foi um grande sucesso e tornou-se a base para os primeiros microcomputadores pessoais na dcada de 1970 graas ao sistema operacional CP/M. Da Intel saram alguns funcionrios que fundaram a Zilog, que viria a lanar o microprocessador Z80, com instrues compatveis com o 8080 (embora muito mais poderoso que este) e tambm de grande sucesso. A Motorola possua o 68000 e a MOS Technology o 6502. A Motorola ganhou destaque quando implantou o 68000, de 12 mh/z a 16 bits, no Neo-Geo, um poderoso Arcade da SNK que posteriormente ganharia a verso AES (console casero) e CD (verso CD), todos eles com o mesmo hardware inicial. Todos os microprocessadores de 8 bits foram usados em muitos computadores pessoais (Bob Sinclair, Apple, TRS, Commodore, etc). Em 1981 a IBM decidiu lanar-se no mercado de computadores pessoais e no seu IBM-PC utilizou um dos primeiros microprocessadores de 16 bits, o 8088 (derivado do seu irmo 8086 lanado em 1978) que viria a ser o av dos computadores atuais. A Apple nos seus computadores Macintosh utilizava os processadores da Motorola, a famlia 68000 (de 32 bits). Outros fabricantes tambm tinham os seus microprocessadores de 16

bits, a Zilog tinha o Z8000, a Texas Instruments o TMS9900, a National Semiconductor tinha o 16032, mas nenhum fabricante teve tanto sucesso como a Intel, que sucessivamente foi lanando melhoramentos na sua linha 80X86, tendo surgido assim (por ordem cronolgica) o 8086, 8088, 80186, 80188, 80286, 80386, 80486, Pentium, Pentium Pro, Pentium MMX, Pentium II, Pentium III, Pentium IV, Pentium M, Pentium D, Pentium Dual Core, Core 2 Duo, Quad Core, I3, I5 e I7. Para o IBM-AT foi utilizado o 80286, depois um grande salto com o 80386 que podia trabalhar com memria virtual e multitarefa, o 80486 com coprocessador matemtico embutido e finalmente a linha Pentium, com pipeline de processamento. Como grande concorrente da Intel, a AMD aparece inicialmente como fabricante de microprocessadores da linha x86 alternativa, mas a partir de certo momento deixou de correr atrs da Intel e partiu para o desenvolvimento de sua prpria linha de microprocessadores: K6, Athlon, Duron, Turion, Sempron, Phenom. Paralelamente disputa entre Intel e AMD, a IBM possua a linha PowerPC utilizada principalmente pelos microcomputadores da Apple. A evoluo tecnolgica envolvida surpreendentemente grande, de microprocessadores que trabalhavam com clock de dezenas de kHz e que podiam processar alguns milhares de instrues por segundo, atingiu-se clocks na casa dos 7 GHz e poder de processamento de dezenas de bilhes de instrues por segundo. A complexidade tambm cresceu: de alguns milhares de transstores para centenas de milhes de transstores numa mesma pastilha. O CPU tem como funo principal unificar todo o sistema, controlar as funes realizadas por cada unidade funcional, e tambm responsvel pela execuo de todos os programas do sistema, que devero estar armazenados na memria principal. 1.2 Componentes O processador composto por alguns componentes, cada um tendo uma funo especfica no processamento dos programas: Unidade lgica e aritmtica: A Unidade lgica e aritmtica (ULA) a responsvel por executar efetivamente as instrues dos programas, como instrues lgicas, matemticas, desvio, etc. Unidade de controle: A Unidade de controle (UC) responsvel pela tarefa de controle das aes a serem realizadas pelo computador, comandando todos os outros componentes. Registradores: Os registradores so pequenas memrias velozes que armazenam comandos ou valores que so utilizados no controle e processamento de cada instruo. Os registradores mais importantes so: Contador de Programa (PC) Sinaliza para a prxima instruo a ser executada; Registrador de Instruo (IR) Registra a execuo da instruo; Memory management unit: A MMU (em ingls: Memory Management Unit) um dispositivo de hardware que transforma endereos virtuais em endereos fsicos e administra a memria principal do computador. Unidade de ponto flutuante: Nos processadores atuais so implementadas unidades de clculo de nmeros reais. Tais unidades so mais complexas que ULAs e trabalham com operandos maiores, com tamanhos tpicos variando entre 64 e 128 bits.

Clock (Frequncia de operao): O relgio do sistema (Clock) um circuito oscilador a cristal (efeito piezoeltrico) que tem a funo de sincronizar e ditar a medida de tempo de transferncia de dados no computador. Esta freqncia medida em ciclos por segundo, ou Hertz. A capacidade de processamento do processador no est relacionada exclusivamente frequncia do relgio, mas tambm a outros fatores como: largura dos barramentos, quantidade de memria cache, arquitetura do processador, tecnologia de coprocessamento, tecnologia de previso de saltos (branch prediction), tecnologia de pipeline, conjunto de instrues, etc. O aumento da frequncia de operao nominal do processador denominado overclocking. 1.3 Arquitetura Existem duas principais arquiteturas usadas em processadores: Arquitetura de Von Neumann. Esta arquitetura caracteriza-se por apresentar um barramento externo compartilhado entre dados e endereos. Embora apresente baixo custo, esta arquitetura apresenta desempenho limitado pelo gargalo do barramento. Arquitetura de Harvard. Nesta arquitetura existem dois barramentos externos independentes (e normalmente tambm memrias independentes) para dados e endereos. Isto reduz de forma sensvel o gargalo de barramento, que uma das principais barreiras de desempenho, em detrimento do encarecimento do sistema como um todo.

2. Itanium Tambm denominado de IA64, o Itanium um microprocessador desenvolvido pela Intel e pela HP para plataformas SMP de 64 bits puro-sangue que no usam nem RISC nem , CISC mas sim uma arquitetura nova chamada pela Intel de EPIC. Iniciando a 8 Gerao de Processadores, este era utilizado em Servidores e outro tipo de controle de dados. Incompatvel com os desenvolvidos para os processadores da linha X86-64, pois estes so compatveis com 32 e 64 bits. Com clocks baixos, na casa de 1,6 GHz, os processadores Itanium obtm seu desempenho pela diviso de trabalho entre os processadores e o grande tamanho do cache built-in no processador, que chega a 24MB. Estas caractersticas davam-lhe a capacidade de aceder at 16TB de RAM. Estes foram os primeiros CPUs da Intel que tiveram cache L3 integrada no chip. Aps um processo de evoluo prolongada com muitos atrasos no processador Itanium primeiro, codinome Merced, foi lanado em 2001, e os processadores mais potentes foram lanados periodicamente. A HP produz a maioria dos sistemas baseados em Itanium, mas vrios outros fabricantes tambm oferecem sistemas baseados em Itanium. A partir de 2008 Itanium a quarta mais implantado arquitetura de microprocessadores para sistemas de classe corporativa, atrs de x86-64, IBM POWER e SPARC. Intel lanou a verso Itanium atual, codinome Montvale, em novembro de 2007. O follow-on, um processador quad-core codinome Tukwila, foi-se originalmente planejado para lanamento em 2007, mas agora anunciada a navio para OEMs no primeiro trimestre de 2010.

Quando foi lanado em 2001, o desempenho em processadores, em comparao com melhor estabelecida processadores RISC e CISC, foi decepcionante. Embora ainda em desenvolvimento e tendo alcanado um sucesso limitado no nicho da computao de alta, se esperava a evoluir para uma substituio para aplicaes extremidade inferior da arquitetura x86 original. Em vez disso, a emulao para executar aplicativos e sistemas operacionais existentes provou ser um obstculo dispendioso. A AMD escolheu um rumo diferente: projetar o menos radical, e compatveis, x86-64 extenso para os quais a Microsoft tinha cometido, no deixando nenhuma escolha para Intel. Estes modelos podem rodar nativamente o cdigo legado, tomar uma opo, e oferecem desempenho 64 bits e endereamento de memria sem compiladores especiais.

2.1 Evoluo 2.1.1 Desenvolvimento: 1989-2000 Em 1989, a HP determinou que as arquiteturas reduced instruction set computer (RISC) estavam se aproximando do limite de processamento de uma instruo por ciclo. Os pesquisadores da HP investigaram uma nova arquitetura, mais tarde nomeado explicitly parallel instruction computing (EPIC), que permite que o processador execute mltiplas instrues em cada ciclo de clock. EPIC implementa uma arquitetura de very long instruction word (VLIW), em que uma nica palavra de instruo contm instrues mltiplas. Com a Epic, o compilador determina antecipadamente quais instrues podem ser executadas ao mesmo tempo, to simplesmente o microprocessador executa as instrues e no precisa definir mecanismos para determinar quais as instrues executar em paralelo. O objetivo desta abordagem de mo dupla: primeiro, para permitir uma mais profunda inspeo do cdigo, identificando oportunidades adicionais para execuo paralela, e, segundo, para simplificar o design do processador e reduzir o consumo de energia, eliminando a necessidade de circuitos de programao para o tempo de execuo. A HP determinou que j no era rentvel para os sistemas individuais corporativos das empresas, como ela prpria, desenvolver microprocessadores propriedade, ento a HP em parceria com a Intel em 1994 para desenvolveu a arquitetura IA-64, que derivou da EPIC. Intel estava disposta a empreender um esforo de desenvolvimento muito grande na IA-64, na expectativa de que o microprocessador resultante seria utilizado pela maioria dos fabricantes de sistemas das empresas. A HP e a Intel deram incio a um grande esforo de desenvolvimento conjunto com a meta de entregar o primeiro produto, Merced, em 1998. Durante o desenvolvimento, Intel, HP e analistas da indstria previram que IA-64 vai dominar servidores, workstations e desktops high-end, e eventualmente suplantar as arquiteturas RISC e complex instruction set computer (CISC) para todos os aplicativos de uso geral. A Compaq e Silicon Graphics decidiu abandonar desenvolvimento das arquiteturas Alpha e MIPS, respectivamente, com inteno de migrar para IA-64. Vrios grupos desenvolveram sistemas operacionais para a arquitetura, incluindo Microsoft Windows, Linux e variantes UNIX, tais como HP-UX, Solaris, Tru64 UNIX, e Monterey/64 (as trs ltimas foram canceladas antes de chegar ao mercado). Em 1997, tornou-se evidente que a arquitectura IA-64 e o compilador eram muito mais difceis de implementar do que se pensava inicialmente, e a entrega de Merced comeou a escorregar. As dificuldades tcnicas incluindo o transistor de altas contagens necessrias para apoiar as largas instrues e os caches de grandes dimenses. Houve tambm problemas estruturais no mbito do

projecto, como os dois elementos da equipe conjunta utilizarem mtodos diferentes e terem diferentes prioridades. Desde que o Merced foi o primeiro processador EPIC, o esforo de desenvolvimento encontrou mais problemas imprevistos do que a equipe estava acostumada. Alm disso, o conceito EPIC depende de capacidade do compilador que nunca haviam sido implementadas antes, de forma que mais investigao era necessrio. A Intel anunciou o nome oficial do processador Itanium, em 4 de outubro de 1999. Em poucas horas, o nome Itanic havia sido cunhado em um newsgroup da Usenet, uma referncia ao Titanic, o "transatlntico inafundvel" que afundou em 1912. Itanic desde ento tem sido frequentemente utilizado por The Register, Scott McNealy, e outros[o que implica que o investimento multibilionrio no Itanium e enorme expectativa precoce seria seguido por sua morte relativamente rpida. 2.1.2 Itanium (Merced): 2001 At o momento que o Itanium foi lanado em junho de 2001, seu desempenho no era superior aos concorrentes processadores RISC e CISC. O Itanium competiu no low-end (principalmente 4-CPU e sistemas menores) com servidores baseados em processadores x86, e em high-end com arquitetura IBM, POWER e a Sun Microsystems com arquitetura SPARC. A Intel reposicionou o Itanium para focalizar no negcio high-end e computao HPC, na tentativa de duplicar o sucesso horizontal do x86 no mercado (isto , nica arquitetura, vrios fornecedores de sistemas). O sucesso desta verso do processador inicial foi limitada a substituir PARISC em sistemas HP, Alpha em sistemas Compaq e MIPS em sistemas SGI, embora a IBM tambm entregou um supercomputador baseado neste processador. POWER and SPARC manteve-se forte, enquanto a arquitetura 32-bit x86 continuou a crescer para dentro do espao da empresa. Com as economias de escala, alimentada pela sua enorme base instalada, x86 manteve-se o eminente "horizonte" na arquitetura em computao empresarial. Apenas alguns milhares de sistemas que usam o processador Itanium original Merced foram vendidos, devido ao desempenho relativamente fraco, alto custo e disponibilidade de software limitado. Reconhecendo que a falta de software poderia ser um problema srio para o futuro, a Intel fez milhares destes primeiros sistemas disponveis para os fornecedores de software independentes (ISVs) para estimular o desenvolvimento. HP e Intel trouxe a prxima gerao do processador Itanium 2 ao mercado um ano depois. 2.1.3 Itanium 2: 2002 - presente O processador Itanium 2 foi lanado em 2002, e foi comercializado para servidores corporativos e no para toda a gama de computadores high-end. O primeiro Itanium 2, com o codinome de McKinley, foi desenvolvido em conjunto pela HP e Intel. Ele aliviava muitos dos problemas de desempenho do processador Itanium original, que foram causados por um subsistema de memria ineficiente. McKinley continha 221 milhes de transistores, dos quais 25 milhes foram para a lgica, medido 19,5 milmetros de 21,6 mm (421mm2)e foi fabricadas em 180 nm, volume de processamento CMOS com seis camadas de metalizao de alumnio. Em 2003, a AMD lanou o Opteron, que implementou a sua arquitetura de 64-bit (x86-64). Opteron ganhou rpida aceitao no mercado de servidores corporativos porque forneceu uma atualizao fcil de x86. A Intel respondeu atravs da implementao da arquitetura x86-64 em seus microprocessadores Xeon em 2004. A Intel lanou um novo Itanium 2 membro da famlia, codinome Madison, em 2003. Madison usava um processo de 130 nm e foi a base de todos os novos processadores Itanium at Montecito ser lanado em junho de 2006. Em maro de 2005,

a Intel anunciou que estava trabalhando em um novo processador Itanium, codinome Tukwila, a ser lanado em 2007. Tukwila teria quatro ncleos de processador e substituir o BUS do Itanium com uma nova interface comum de sistemas, que tambm seria usado por um novo processador Xeon. Mais tarde naquele ano, a Intel revisa a data de entrega do Tukwila para final de 2008. Em novembro de 2005, os principais fabricantes de servidores Itanium se juntaram com a Intel e um nmero de fornecedores de software para formar o Itanium Solutions Alliance para promover a arquitetura e acelerar a portabilidade de software. A Aliana anunciou que seus membros iriam investir US $ 10 bilhes em solues Itanium no final da dcada. Em 2006, a Intel entregou o Montecito, um processador dual-core, que praticamente dobrou o desempenho e diminuiu o consumo de energia por cerca de 20 por cento. A Intel lanou a verso Itanium atual, codinome Montvale, em novembro de 2007. Em maio de 2009, o cronograma para Tukwila, e seu acompanhamento foi novamente revisto, com liberao para OEMs prevista para o primeiro trimestre de 2010. Em comparao com a famlia de processadores Xeon Server, Itanium no um produto de alto volume para Intel. A Intel no divulgou o nmero de produo, mas um analista da indstria estima que a taxa de produo foi de 200.000 processadores por ano em 2007. Segundo o Gartner, o nmero total de servidores Itanium vendidos por todos os fornecedores em 2007 foi de cerca de 55.000. Isso se compara com os 417.000 servidores RISC (espalhados por todos os vendedores RISC) e 8,4 milhes de servidores x86. De 2001 a 2007 a IDC reporta que um total de 184.000 sistemas baseados em Itanium foram vendidos. Para o mercado de sistemas, o combinado POWER / SPARC / Itanium, em um relatrio da IDC informa que o POWER captou 42% e SPARC captou 32%, enquanto as receitas baseadas no sistema Itanium chegaram a 26% no segundo trimestre de 2008. De acordo com um analista da IDC, em HP 2007 representou, talvez, 80% das receitas sistemas Itanium. Segundo o Gartner, a HP em 2008 representaram 95% das vendas Itanium. A Intel tem amplamente documentado o conjunto de instrues de processadores e microarquitetura, e da imprensa tcnica forneceu revises. A arquitetura foi renomeada vrias vezes durante sua histria. A HP inicialmente chamoude PA-WideWord. A Intel mais tarde chamou IA-64, depois de processadores Itanium Architecture (IPA), antes de se estabelecer em Intel Itanium Architecture, mas ainda amplamente referido como IA-64. uma arquitetura de 64 bits, totalmente paralela rica em registros. A base da palavra de dados de 64 bits, byte enderevel. O espao de endereamento lgico 2 64 bytes. A arquitetura implementa pressuposio, especulao, e previso de desvio. Ele usa um mecanismo de hardware para renomeao de registro, em vez de simples registro de janelas para a passagem de parmetro. O mesmo mecanismo tambm utilizado para permitir a execuo paralela de loops. Especulao, previso, pressuposio, e renomeao esto sob o controle do compilador: cada instruo inclui bits extras para isso. Esta abordagem a caracterstica distintiva da arquitetura. A arquitetura implementa 128 registros inteiros, 128 registros de ponto flutuante, 64 pressuposies de um bit, e 8 registros derivados. Os registros de ponto flutuante de 82 bits preservam a preciso dos resultados intermedirios. 2.2 Execuo da instruo Cada instruo 128-bits contm trs instrues, e a busca do mecanismo pode ler as duas instrues por clock do cache L1 no pipeline. Quando o compilador pode tirar o mximo proveito deste, o processador pode

executar seis instrues por ciclo de clock. O processador tem trinta unidades de execuo funcional em onze grupos. Cada unidade pode executar um subconjunto especfico do conjunto de instrues, e cada unidade executada a uma taxa de uma instruo por ciclo de execuo, a menos barreiras espera de dados. Embora nem todas as unidades de participao em um grupo executam subconjuntos idnticos do conjunto de instrues, instrues comuns podem ser executadas em vrias unidades. Os grupos de unidade de execuo incluem: Seis ALUs de propsito geral, duas unidades integras, uma unidade de mudana Quatro unidades de dados de cache Seis unidades de multimdia, duas unidades de deslocamento paralelo, um multiplicador paralelo, uma contagem de populao Duas unidades com ponto flutuante de 82-bits com acumulao-mltipla, Duas unidades com ponto flutuante SIMD com acumulao-mltipla (duas operaes de 32-bit cada) Trs unidades derivadas O compilador pode frequentemente agrupar instrues em conjunto de seis que podem ser executadas ao mesmo tempo. Desde que a unidades de ponto flutuante implemente uma operao de acumulao-mltipla, uma instruo de um nico ponto flutuante pode executar o trabalho de duas instrues quando a aplicao requer uma multiplicao seguido por um acrscimo (Isto muito comum em processamento cientfico). Quando isso ocorre, o processador pode executar quatro FLOPS por ciclo. Por exemplo, a 800 MHz Itanium tiveram uma avaliao terica de 3,2 g FLOPS e os mais rpidos processadores Itanium 2, a 1,67 GHz, foi avaliado em 6,67 GFLOPS. 2.3 Arquitetura de Memria De 2002 a 2006, os processadores Itanium 2 compartilhavam uma hierarquia de cache comum. Eles tinham 16 KiB de cache L1 de instrues e 16 KiB de Nvel 1 cache de dados. A cache L2 foi unificada (tanto de instrues e dados) e de 256 KiB. A cache de nvel 3 tambm foi unificada e varia em tamanho de 1,5 MiB a 24 MiB. Os 256 KiB de cache L2 contm lgica suficiente para lidar com operaes de semforo sem perturbar a unidade lgica aritmtica principal (ALU). A memria principal acessada atravs de um BUS para uma offchip chip set. O Itanium 2 BUS foi inicialmente chamado de McKinley BUS, mas agora normalmente referido como o Itanium BUS. A velocidade do BUS vem aumentando com lanamentos novos processadores. As transferncias de BUS 2 128 bits por ciclo de clock, ento a 200 MHz BUS McKinley transfere 6,4 GiB / s), e os 533 MHz BUS Montecito transfere17,056 GiB / s Alteraes de arquitetura Processadores Itanium lanado antes de 2006 tinha suporte de hardware para o IA-32 arquitetura para permitir suporte para aplicativos de servidor legado, mas o desempenho para o cdigo IA-32 era muito pior do que para o cdigo nativo e tambm pior do que o desempenho dos processadores x86 contemporneos. Em 2005, a Intel desenvolveu o IA32 Execution Layer (IA-32 EL), um emulador de software que fornece um melhor desempenho. Com Montecito, da Intel, portanto, eliminado suporte de hardware para IA-32 do cdigo. Em 2006, com o

lanamento do Montecito, a Intel fez uma srie de melhorias para a arquitetura do processador de base, incluindo: Hardware multithreading: Cada ncleo do processador mantm contexto para duas linhas de execuo. Quando uma barreira de contexto aparece durante o acesso a memria, o outro segmento pode executar. Intel chama isso de coarse multithreading para distingui-lo da tecnologia hiper-threading, A Intel integra em alguns processadores x86 e x86-64. Coarse multithreading est bem adaptado arquitetura Intel Itanium e resulta em um ganho de desempenho significativo. Suporte de hardware para virtualizao: Intel adicionou Intel Virtualization Technology (Intel VT), que fornece ao hardware assistncias para funes de virtualizao do ncleo. A virtualizao permite que um software hypervisor para executar vrias instncias do sistema operabcional do processador simultaneamente. Melhorias Cache: Montecito acrescentado um cache L2 dividido, que inclu 1 cache L2 dedicado MiB para obter instrues. O original 256 KiB de cache L2 foi convertido para um cache de dados dedicado. Montecito tambm includos at 12 MiB de cache on-die L3. Suporte de Hardware: A partir de 2009 Vrios fabricantes oferecem sistemas Itanium, incluindo HP, SGI, NEC, Fujitsu, Hitachi, e Groupe Bull. Alm disso, a Intel oferece um chassi que podem ser usados por integradores de sistema para construir sistemas Itanium. A HP, o nico dos principais fabricantes da indstria de quatro servidores para oferecer sistemas baseados em Itanium, hoje, produz pelo menos 80% de todos os sistemas Itanium. A HP teve 7200 sistemas vendidos no primeiro trimestre de 2006. A maior parte dos sistemas vendidos so servidores corporativos e mquinas para a computao em larga escala tcnica, com um preo mdio de venda por sistema extra de E.U. $ 200.000. Um sistema tpico utiliza oito ou mais processadores Itanium. 2.4 Chipsets A Interface BUS Itanium se comunica com o restante do sistema atravs de um chipset. Fabricantes de servidores Enterprise diferenciam seus sistemas atravs da concepo e desenvolvimento de chipsets que a interface do processador de memria, interligaes, e os controladores de perifricos. O chipset o corao do sistema de arquitetura de nvel para cada projeto do sistema. Desenvolvimento de um chipset custa dezenas de milhes de dlares e representa um importante compromisso para a utilizao do Itanium. A IBM criou um chipset em 2003, e a Intel em 2002, mas nenhum deles desenvolveu chipsets para suportar novas tecnologias como DDR2 ou PCI Express... Actualmente, existem chipsets modernos para sistemas de apoio s tecnologias, como so fabricados pela HP, Fujitsu, SGI, NEC e Hitachi. O prximo processador Itanium (Tukwila) foi desenhado para compartilhar um chipset comum com o processador Intel Xeon EX (processador Intel Xeon projetado para quatro processadores e servidores maiores). O objetivo agilizar o desenvolvimento do sistema e reduzir os custos para OEMs de servidor, muitos dos quais desenvolvem tanto para servidores Itanium quanto para Xeon.

3. Opteron Diferente da Intel, que optou por criar um processador de 64 bits incompatvel com o conjunto de instrues x86, a AMD optou por um projeto mais simples, usando como base a plataforma K7 (usada no Athlon de 32 bits). Adicionando novos registradores, suporte a endereos de memria de 64 bits, novas instrues e um conjunto de outras modificaes, conseguiram chegar a um processador capaz de executar tanto instrues de 32 bits quanto instrues de 64 bits nativamente, sem perda de desempenho. Isso permitiu que os processadores de 64 bits equipados com o novo conjunto de instrues se popularizassem inicialmente nos servidores (com o Opteron) e em seguida nos desktops, com o Athlon 64 e seus sucessores. Com o tempo, a prpria Intel foi obrigada a dar o brao a torcer, desenvolvendo o EM64, que nada mais do que uma implementao do conjunto de instrues de 64 bits da AMD. Os primeiros modelos do Opteron foram lanados em 2003. Eles eram processadores single-core baseados no core SledgeHammer, produzido usando uma tcnica de 0.13 micron. Todos eles utilizam 1 MB de cache L2, mas so divididos em trs sries distintas. Os processadores da srie 1xx so os mais baratos, mas no oferecem suporte a multiprocessamento; eles eram destinados a estaes de trabalho e a pequenos servidores. Os processadores da srie 2xx oferecem suporte a dois processadores, concorrendo com os modelos contemporneos do Xeon DP, enquanto os processadores da srie 8xx oferecem suporte ao uso de 4 ou 8 processadores, concorrendo diretamente com o Xeon MP. Placas com suporte a 8 processadores so raras e caras (as mais comuns so as placas para 2 ou 4 processadores), mas os poucos modelos disponveis fizeram um relativo sucesso no mercado de servidores de alto desempenho, dando origem a muitos dos modelos atuais. (figura) A srie 1xx baseada no SledgeHammer inclui o Opteron 140 (1.4 GHz, 1 MB), 142 (1.6 GHz, 1 MB), 144 (1.8 GHz, 1 MB), 146 (2.0 GHz, 1 MB), 148 (2.2 GHz, 1 MB) e o 150 (2.4 GHz, 1 MB). A srie 2xx inclui o Opteron 240 (1.4 GHz, 1 MB), 242 (1.6 GHz, 1 MB), 244 (1.8 GHz, 1 MB), 246 (2.0 GHz, 1 MB), 248 (2.2 GHz, 1 MB) e 250 (2.4 GHz, 1 MB), enquanto a srie 8xx inclui o Opteron 840 (1.4 GHz, 1 MB), 842 (1.6 GHz, 1 MB), 844 (1.8 GHz, 1 MB), 846 (2.0 GHz, 1 MB), 848 (2.2 GHz, 1 MB) e 850 (2.4 GHz, 1 MB). Como pode ver, os processadores das trs sries so praticamente idnticos. Na verdade, a nica diferena entre um Opteron 150, um 250 e um 850 a configurao dos links HyperTransport, que possibilitam o suporte a multiprocessamento. Todos estes processadores utilizam placas soquete 940, com bus de 800 MHz, e exigem o uso de memrias registered DDR. Assim como os processadores AMD atuais, o Opteron inclui um controlador de memria integrado. Com isso, o tipo de memria suportado definido diretamente pelo processador, e no pelo chipset. Outra peculiaridade que nas placas com suporte a vrios processadores, cada processador dispe de um conjunto prprio de mdulos de memria, que acessa diretamente, diferente dos sistemas com SMP, onde todos os processadores compartilham o mesmo barramento com a memria atravs do FSB.

A comunicao entre os processadores feita atravs de links HyperTransport, que so usados no apenas para toda a troca de dados, mas tambm para permitir que um processador tenha acesso aos mdulos de memria ligados ao outro. Entra em cena o NUMA (Non-Uniform Memory Architecture), que permite que ambos os processadores trabalhem utilizando uma tabela de endereos unificada. Graas ao NUMA, cada um dos processadores enxerga toda a memria instalada e os acessos feitos s reas de memria controladas pelos outros processadores so feitos atravs dos links HyperTransport que os interligam. Embora processadores single-core com apenas 1 MB de cache L2 soem obsoletos dentro da concepo atual, estes pioneiros baseados no SledgeHammer se comparavam favoravelmente aos Xeons baseados na plataforma NetBurst e foram os responsveis pelo crescimento do uso de processadores AMD em servidores, um ramo que at ento era dominado pela Intel. A segunda gerao do Opteron representada pelos processadores com core Venus (srie 1xx), Troy (srie 2xx) e Athens (srie 8xx), fabricados usando uma tcnica de 0.09 micron. Eles ainda so processadores singlecore, que mantm o cache L2 de 1 MB do SledgeHammer e o uso de memrias DDR, mas oferecem um consumo eltrico mais baixo e suportam frequncias de clocks mais elevadas. Estas trs sries foram seguidas por verses dual-core, lanadas em maro de 2005, baseadas nos cores Denmark (modelos 165, 170, 175, 180 e 185), Italy (modelos 265, 270, 275, 280, 285 e 290) e Egypt (modelos 865, 870, 875, 880, 885 e 890), todos com 2x 1 MB de cache L2 e com clock de 1.8 GHz (nos modelos x65) a 2.8 GHz (nos modelos x90). Eles ficaram pouco tempo no mercado, pois ainda utilizavam placas soquete 940 e memrias registered DDR, uma plataforma que na poca j era considerada ultrapassada. A atualizao da linha veio em agosto de 2006, com o lanamento dos processadores baseados nos cores Santa Ana e Santa Rosa (coincidentemente o mesmo nome-cdigo que a Intel escolheu para a quarta gerao da plataforma Centrino), que trouxeram o suporte a memrias DDR2. Como ambos so ainda fabricados usando a tcnica de 0.09 micron, eles continuam sendo processadores dual-core, com apenas 2x 1 MB de cache L2, assim como os antecessores. Apesar disso, o uso de memrias DDR2 aumentou consideravelmente o desempenho. Estes processadores utilizam placas soquete F que, assim como o soquete LGA 771 da Intel, utiliza o sistema LGA (Land Grid Array), onde os pinos de contato so movidos do processador para o soquete, criando uma cama de contatos, sobre a qual o processador instalado. O soquete F possui nada menos do que 1207 contatos, necessrios para acomodar os trs barramentos HyperTransport independentes, usados para comunicao entre os processadores: (figura) Na poca, a Intel j havia lanado os Xeons baseados no core Woodcrest que, juntamente com os processadores Core 2 Duo (tambm muito usados em servidores devido ao relativo baixo custo e ao bom desempenho), passaram a lentamente recuperar o espao conquistado pela AMD nos anos anteriores. A AMD se viu ento obrigada a reduzir o preo dos processadores e concorrer com a Intel com base no custo.

A resposta veio em setembro de 2007, com o lanamento das verses quad-core do Opteron, baseadas no core Barcelona, produzidos usando uma tcnica de 0.065 micron. Diferente dos Xeons com core Clovertown e Harpertown (entre outros), que so compostos por dois processadores dual-core que compartilham o mesmo encapsulamento, o Barcelona um processador quad-core nativo. Isso oferece uma certa vantagem do ponto de vista do desempenho, pois toda a comunicao entre os processadores feita atravs de um barramento HyperTransport interno e no atravs do FSB. Os processadores baseados no core Barcelona incluem 512 KB de cache L2 por ncleo (2 MB no total) e mais um cache L3 de 2 MB compartilhado entre os quatro ncleos, totalizando 4 MB de cache. O uso do cache L3 compartilhado reduz a duplicao de informaes em casos em que os ncleos esto trabalhando com o mesmo conjunto de informaes. Outra vantagem da plataforma que o controlador de memria integrado diretamente ao processador (em vez de ser um componente do chipset), o que reduz a latncia de acesso memria e reduz a necessidade de um cache maior. A combinao destes fatores permitem que o Barcelona consiga ser competitivo, mesmo oferecendo apenas um tero do total de cache que o Harpertown. Alm do cache L3 e do uso de 4 ncleos, o Barcelona inclui um conjunto de outras melhorias em relao aos processadores anteriores, como a incluso de unidades SSE de 128 bits (capazes de processar as instrues em um nico ciclo), melhorias nos decodificadores de instrues e no barramento com o cache, expanso dos buffers do controlador de memria, melhorias no funcionamento dos caches e no circuito de branch prediction, que resultaram em uma srie de ganhos incrementais.

ANEXO A Microprocessadores

Vista inferior de um Athlon XP 1800+ ncleo Palomino, um microprocessador moderno.

Intel 8008, um dos primeiros microprocessadores comerciais

Microcontroladora, um exemplo de microprocessador.

GPU.

ANEXO B Itanium

ANEXO C Opteron