Ch3 Etude des circuits logiques combinatoires.

1) Etude dun comparateur binaire. 2.1) Principe de base 2.2) Prsentation du circuit intgr HEF 4585 B 2.3) Ralisation dun comparateur 12 bits. 2) Codeur - Dcodeur. 2.1) Etude d'un codeur ou Encodeur. 2.2) Etude d'un dcodeur. (slecteur de sortie). 2.3 Application : 2.4) Capteurs cods. 2,4,1) Claviers. 2.4.3) Capteurs de position par codeurs rotatifs ou linaires. 2,4,2) Roues codeuses (commutateurs rotatifs). III) Etude d'un transcodeur binaire rflchi / binaire naturel. IV) Etude des multiplexeurs et des dmultiplexeurs.

I) Etude dun comparateur binaire. 1.1) Principe de base Le principe consiste comparer dabord les bits les plus significatifs ( Most Significant Bit ou M S B) . Sils sont diffrents, il est inutile de continuer la comparaison. Par contre sils sont gaux, il faut comparer les bits de poids immdiatement infrieur et ainsi de suite. Organigramme pour deux mots de deux bits. A1B1 OUI NON A1>B1 OUI NON A0 >B0 OUI A>B A=B A0B0 NON NON

A<B

A>B Tableau danalyse.

A<B

a 0 0 1 1

b 0 1 0 1

E 1 0 0 1

S 0 0 1 0

I 0 1 0 0

Pour A = B : E = a b + Pour A > B : S = a Pour A < B : I = E=

S+ I a b

= a b

b = a b

a b +a b

Remarque : On peut donc raliser un comparateur laide de circuits logiques. 1.2) Prsentation du circuit intgr HEF 4585 B Le circuit intgr HEF 4585B permet de comparer deux mots de 4 bits ( A3 A0 et B3 B0). Ce circuit possde trois sorties : - A suprieur B : O A>B - A infrieur B : O A<B - A gal B : O A=B Trois entre dextension ( I A>B , I A<B , I A=B ) permettent la mise en cascade de plusieurs circuits afin deffectuer un comparaison sur des mots plus grands.

Montage de base et fonctionnement. B 1010 A 0110 1 1001 1 0101 1 0110 1 1010 0111 A+ B

& & 1011 &

1100

A B

A B = 0 A B = 1

A = B
A B

A + B = 1

A > B A +AB< = B 0

1.3) Ralisation dun comparateur 12 bits. La ralisation dun comparateur 12 bits ncessite lemploi de trois comparateurs monts en cascade. La mise en cascade est conditionne par la lecture de la table de vrit qui indique quelles sont les entres prioritaires. Montage : A3 A0 LSB A7 A4 A8 A11 MSB A>B A=B A<B

1 0

B3 B0 Explications :

B7 B4

B8 B11

Pour permettre les comparaisons, les entres dextension des positions de plus faible poids doivent tre connectes comme suit : I A=B et I A>B = 1 , I A<B = 0 . Pour des mots suprieurs quatre bits, les circuits peuvent tre mis en cascade en connectant I A<B O A<B , I A=B O A=B et I A>B 1.

II) Codeur - Dcodeur. 2,1) Etude d'un codeur ou Encodeur. C'est un circuit N entres dont une seulement est active et qui dlivre sur n sorties (en code binaire ou autre) le numro de l'entre. N 0 1 2 3 4 5 6 7 8 9 D 0 0 0 0 0 0 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 B 0 0 1 1 0 0 1 1 0 0 A 0 1 0 1 0 1 0 1 0 1 Codeur N < 2n

9 A= B= C= D= 1 + 3 + 5 + 7 + 9. 2 + 3 + 6 + 7. 4 + 5 + 6 + 7. 8 + 9. . . . . .

D C B A

2.2) Etude d'un dcodeur. (slecteur de sortie). C'est un circuit n entres qui permet de slectionner une sortie parmi N ( avec N 2n ). Exemple : n = 2

N<4

Entres A b 0 0 0 1 1 0 1 1

S0 0 1 1 1

Sorties S1 S2 1 1 0 1 1 0 1 1

S3 1 1 1 0

S 0
S 1

A B

S0 = A + B S0 = A + B S0 = A S0 = A + B + B

= A B = A B = A B

S 2
S 3

2.3) Application : a) Ralisation dun dcodeur 1 parmi 32 : On dispose de dcodeurs 3 vers 8 du type 74 LS 138, donner le montage. b) Ralisation dun dcodeur 1 parmi 256 : On dispose de dcodeur 4 vers 16 du type 74 LS 154, donner le montage.

2.4) Capteurs cods. Il s'agit de capteurs fournissant en sortie des informations binaires sous forme de mots binaires de plusieurs bits. 2,4,1) Claviers. Ensemble d'interrupteurs commands manuellement pour communiquer des informations ou des ordres une machine. a) Disposition matricielle. On pourrait concevoir des claviers comme un ensemble de touches commandant autant d'interrupteurs qui seraient traits individuellement. On ralise une conomie de connexions en adoptant la disposition ci-contre dite : "matricielle". X + Y fils suffisent pour connecter X . Y fils. Y3 Ex : X = 4, Y = 5 Y5 Y4

9 fils pour 20 touches

Y2 Y1 x1 x2 x3 x4

A partir de cette disposition, diffrentes mthodes ont t proposes pour gnrer un code binaire diffrent pour chacune des touches : c'est ce qu'on appelle le "codage du clavier". b) Codage binaire.

Lorsque les touches du clavier sont destines entrer des chiffres, (ex : portier code) on fait suivre le clavier, disposition matricielle, d'un codeur binaire dont le rle consiste dlivrer en sortie, le code binaire du nombre correspondant la touche enfonce. Ce code est verrouill sur les sorties du codeur, ce qui signifie qu'il reste stable jusqu' ce qu'une nouvelle touche soit enfonce. Chaque fois qu'une nouvelle touche est presse, le codeur envoie un signal dit de "STROBE", afin d'inviter le systme auquel le code est destin venir le prendre en compte. (Ce signal peut tre aussi dsign par "DA : Data Available", ou par "signal d'invitation"). Exemple : Voir codeur de clavier 74 C 922. c) Code ASCII. (American Standard Code for Interchange of Informations) On appelle claviers ALPHANUMERIQUES, les claviers dont les touches reprsentent des nombres et des chiffres sur les machines crire ou les ordinateurs ... Pour reprsenter l'ensemble des caractres graphiques, un code est quasiment universellement adopt, c'est le code ASCII. Il utilise 7 bits pour reprsenter l'ensemble des caractres et commandes.

2,4,2) Roues codeuses (commutateurs rotatifs). Ce sont des commutateurs actionns la main qui permettent : - de gnrer le code binaire de tout nombre * entre 0 et 9 en BCD; * entre 0 et F en hexa. - d'afficher le nombre correspondant sur leur face avant. Un lment comporte 5 broches : 4 pour les bits 1-2-4-8 et un pour le commun. Il existe deux types de roues codeuses.

ouverture

fermeture

Chacun des montages peut tre connect de 2 manires. Avec le commun au O volt avec le commun + V C 8 4 2 1 C Ces deux montages fournissent des codes complmentaires. On peut associer plusieurs roues codeuses afin de pouvoir coder des nombres plus importants. Exemple : Heures, Minutes, Secondes. Des butes empchent les chiffres des dizaines de dpasser 5. L'ensemble de 2 roues codeuses dcimales fournit une information binaire sur 8 bits : 00 99 dcimal Il existe des roues codeuses hxadcimales (0 F). Deux roues fourniront, en sortie, tous les octets de 00 FF soit de 0 255 8 4 2 1

2.4.3) Capteurs de position par codeurs rotatifs ou linaires. Ce sont des systmes permettant de reprer avec prcision la position d'un objet sur un dplacement linaire (capteurs de translation) ; ou circulaire (capteurs de rotation ou rotatifs). Dans chacun de ces deux types on distingue : a) Capteur de rotation incrmental. Le principe consiste rendre solidaire de l'objet en dplacement, une gravure en noir et blanc, claire par un faisceau visible ou invisible (infra-rouge) et dont la rflexion est lue par un photo-transistor. Les transitions noir-blanc et blanc-noir crent des signaux permettant le reprage. Le petit trait au dessous du cercle sectoris permet de dtermin le passage l'origine. A partir de ce moment, l'incrmentation peut commencer. Si le disque comporte 90 transitions par 1/4 de cercle la rsolution est de 1 - les capteurs incrmentaux. - les capteurs absolus;

Systme de lecture

Le systme de lecture possde trois capteurs optiques (photo-diodes et photo-transistors) qui permettent dobtenir : - un top Zro (repre unique sur un tour) - 2 signaux dcals de 90, voies A et B et ventuellement leurs complments Voie a Voie B t t t Ceci permet de savoir le sens de rotation en dtectant lapparition dune voie avant lautre. On peut galement doubler la rsolution en utilisant une fonction OU exclusif.

b) Codeurs absolus.

Toutes les pistes sont lues simultanment par des dtecteurs photo-sensibles : - suivant un rayon pour le capteur de rotation; - perpendiculairement aux pistes pour le capteur linaire. Dans chaque position, les dtecteurs se trouvent devant un "blanc" ou un "noir" qui correspond, suivant le cas, un tat haut ou bas. L'ensemble du dispositif, fournit chaque instant, le code binaire (GRAY) correspondant une position prcise de l'objet en mouvement. Le reprage peut se faire sans rfrence un passage zro.

III) Etude d'un transcodeur binaire rflchi / binaire naturel. Ce type de circuit permet de convertir une position code en binaire rflchi (voir codeur de position) en un nombre binaire correspondant cette position. x Binairey Rflchi z t TRANSCODEUR Y X Binaire Z naturel T

Tables de vrit. x 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 y 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 z 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 t 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Y 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Z 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 T 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

zt 00 01 11 10 xy 00 1 2 3 4 01 11 8 9 7 6 5 10 11 12

10 16 15 14 13

Tableaux de KARNAUGH. zt 00 01 11 10 xy 00 0 0 0 0 01 11 10 0 1 1 0 1 1 0 1 1 0 1 1 zt 00 01 11 10 xy 00 0 0 0 0 01 11 10 1 0 1 1 0 1 1 0 1 1 0 1 zt 00 01 11 10 xy 00 0 0 1 1 01 11 10 1 0 1 1 0 1 0 1 0 0 1 0 zt 00 01 11 10 xy 00 0 1 0 1 01 11 10 1 0 1 0 1 0 1 0 1 0 1 0

Equations : X= Z= T= + x T=
y

x
x
y

Y= x z +
y

+ y

= x y
y
y

y z + x y z + x
y

z (x z t

+ x y ) + z (x y + x t + x z
t

( x

y )
t

x y z

+ x y z

+ x yzt + xy z t + xyz

+ x

z t

t ( z ( x y ))

Logigrammes: x y z t X =1 =1 =1 Y Z T

Remarque : Nous voyons apparatre une structure rptitive qui permet dtendre n bits ce systme de transcodage. Application sur le transcodage: Dcodeur DCB / 7 segments.

IV) Etude des multiplexeurs et des dmultiplexeurs. Multiplexeur :

Demultiplexeur :

Slecteur de donnes Rpartiteur de donnes

Le slecteur de donnes est un circuit qui partir d'une adresse binaire (n bits) va slectionner l'une des 2n entres pour la mettre en communication avec la sortie. Le rpartiteur est un circuit qui partir d'une adresse binaire (n bits) va aiguiller l'entre vers l'une des 2n sorties. Multiplexeur
0 1 2 3 4 5 6 7

Dmultiplexeur DMUX S E
0 1 2 3 4 5 6 7

MUX

Structure interne.
A1A0 A1A0 A1A0 A1A0

E0 E1 E2 E3 A1 1

& & 1 & & E 1

& & & &

S0 S1 S2 S3

A1

A0

A0

S=

E0 A1 A0 + E0 A1 A0 + E0 A1 A0 + E0 A1 A0

S0 = E A1 A0 S2 = E A1 A0

S1 = E A1 A0 S3 = E A1 A0

Application : Voltmtre numrique. Dcode BCD 7 seg Tc Td Tu 0 1 0 1 1 0 0 1 0 0 1 0 c d DMUX u

MUX 8 0 1 0

MUX 4 1 0 0

MUX 2 0 0 1

MUX 1 1 1 0 11 10 01

8 4 2 1 Centaines

8 4 2 1 Dizaines

8 4 2 1 Units

code adr C-A-N 0-10

Analyse du fonctionnement. Lorsque l'adresse 0 1 est envoye sur les multiplexeurs, ceux-ci dirigent vers les afficheurs 7 segments les quatres sorties du compteur des units et le dmultiplexeur commande le transistor Tu, ceci permet de valider l'afficheur des units, le dcodeur DCB / 7 segments n'agira donc que sur cet afficheur. Ensuite, l'adresse 1 0 apparaissant, ce sont les dizaines qui s'affichent puis les centaines avec l'adresse 1 1. Si la succession des adresses est suffisament rapide, l'utilisateur l'impression que tous les afficheurs sont allums simultanment. Intrts de ce systme. - 7 broches du circuit sont utilises au lieu de 1 2 sous forme parallle. - 1 dcodeur, 7 rsistances et 3 transistors sont utiliss au lieu de 3 dcodeurs, et 21 rsistances sous forme parallle. - Un seul afficheur est allum au lieu de 3, ce qui limite lgrement la consommation. FIN