Anda di halaman 1dari 50

Projekt 5

Klasse-E-Verstrker
Fachbericht

Auftraggeber Betreuer Projektteam Studiengang Datum

Markus Hufschmid Markus Hufschmid Stefan Fh, Andreas Ranalder EIT 5. Semester, HS 2010 27.01.2011

Abstract
Dieser Bericht befasst sich mit der Dimensionierung eines hocheffizienten schmalbandigen KlasseE-Verstrkers im Kurzwellenbereich, welcher fr die Verstrkung von Rechtecksignalen mit einem Duty-Cycle = 0.5 ausgelegt ist. Der in diesem Bericht thematisierte Verstrker arbeitet im Nominalbetrieb (ZVS & ZDS). Die aufgefhrten Berechnungsformeln lassen aber ohne weiteres einen Offnominalbetrieb zu (nur ZVS). Dieser Bericht ist so aufgebaut, dass die zu Beginn eingefhrten Dimensionierungsformeln durch eine Simulation verifiziert werden, bevor am Prototyp die relevanten Messungen vorgenommen werden. Ebenfalls enthalten sind Hinweise fr manuelles Feintuning, was aber mit den berechneten Werten beim Prototyp nicht ntig war. Der Verstrker ist auf eine Wellenimpedanz von 50 angepasst und liefert im Testaufbau eine Ausgangsleistung von 60 Watt mit einem Wirkungsgrad von 91%.

Stichworte
Klasse-E-Verstrker, HF-Verstrker, hocheffizient, nichtlinear, Kurzwellen, 80-Meter-Band, MOSFET, lineare Shunt-Kapazitt, Duty-Cycle 50%, Nominalbetrieb, zero-voltage switching (ZVS), zero-derivative switching (ZDS)

27.01.2011 EIT Projekt 5

2/50

Aufgabenstellung 1
Das Ziel dieses Projekts ist die Entwicklung, die Realisierung und das Austesten eines Verstrkers der Klasse E mit den folgenden Daten: Betriebsfrequenz: Ausgangsleistung: Wirkungsgrad: Lastimpedanz: 3.5 3.6 MHz 50 W 80% 50

Zu diesem Zweck sichten Sie zunchst die zahlreiche Literatur zum Thema und erarbeiten sich das notwendige Know-how. Danach dimensionieren Sie eine Schaltung und berprfen Ihren Entwurf mittels umfassender Simulation. Die Schaltung soll mglichst keine Abgleicharbeiten bentigen. Beim Aufbau des Prototyps sind sowohl Hochfrequenz- als auch Leistungselektronikaspekte zu bercksichtigen. Mit Hilfe von umfangreichen Messungen analysieren Sie die Schaltung, vergleichen die Resultate mit denjenigen der Simulation und versuchen, den Wirkungsgrad und die Breitbandigkeit zu optimieren. Folgende Erweiterungen sind denkbar: DC/DC-Konverter fr die Speisung des Verstrkers Dieser soll einen mglichst hohen Wirkungsgrad besitzen und es erlauben, den Verstrker mit unterschiedlichen Spannungen zu betreiben. Schutzschaltungen Verstrker der Klasse E reagieren empfindlich auf Lastimpedanzen, die stark von den vorgegebenen 50 abweichen. Strom- und Spannungsgrenzwerte des Schalters knnen dadurch berschritten oder der Verstrker kann sogar instabil werden. Es ist deshalb empfehlenswert, den Verstrker vor einer solchen Situation zu schtzen. Linearer Betrieb Die Ausgangsleistung eines Verstrkers der Klasse E hangt im Wesentlichen von der Betriebsspannung und nicht von der Amplitude des Eingangssignals ab. Der Verstrker ist deshalb nicht linear. Es besteht jedoch die Mglichkeit, die Betriebsspannung des Verstrkers in Abhngigkeit der Eingangsspannung zu verndern und so einen nahezu linearen Betrieb zu ermglichen. Ihre Erkenntnisse und Resultate sollen mglichst vollstndig und verstndlich dokumentiert werden.

Dies ist ein Ausschnitt aus der Aufgabenstellung im Orginallaut, die komplette Aufgabenstellung ist im Anhang auf dem Datentrger zu finden.

27.01.2011 EIT Projekt 5

3/50

Inhaltsverzeichnis
Einleitung ............................................................................................................................................. 6 1 2 Theoretische Grundlagen ............................................................................................................. 7 Design eines Klasse-E-Verstrkers .............................................................................................. 9 2.1 Grundprinzip des Klasse E-Verstrkers ................................................................................ 9 2.1.1 Signal ............................................................................................................................... 10 2.1.2 Treiber und Schalter ........................................................................................................ 10 2.1.3 Stromquelle ...................................................................................................................... 11 2.1.4 Lastnetzwerk .................................................................................................................... 11 2.1.5 Anpassnetzwerk ............................................................................................................... 11 2.1.6 Last .................................................................................................................................. 11 2.2 Dimensionierung eines Klasse E-Verstrkers ..................................................................... 12 2.2.1 Spannungs- und Stromverlufe des Verstrkers .............................................................. 13 2.2.2 Spannungs- und Strombedingungen ................................................................................ 14 2.2.3 ZVS und ZDS Betrieb eines Klasse E Verstrkers .......................................................... 16 2.2.4 Gte des Serienschwingkreis ........................................................................................... 18 2.2.5 Eingangsimpedanz des Serienschwingkreises ................................................................. 19 2.2.6 Stromquelle ...................................................................................................................... 21 2.2.7 Impedanzanpassung ......................................................................................................... 22 2.2.8 Bauteildimensionierung fr Amateurfunkverstrker ....................................................... 23 3 Simulation mit PSpice................................................................................................................ 25 3.1 Spannungs- und Stromverlufe ........................................................................................... 25 3.1.1 Signalverlufe des Schaltgliedes ..................................................................................... 25 3.1.2 Signalverlufe im Lastwiderstand ................................................................................... 27 3.2 Leistungsverlufe ................................................................................................................ 28 3.2.1 Leistungsverlauf im Schaltglied ...................................................................................... 28 3.2.2 Leistungsverlauf im Lastwiderstand ................................................................................ 29 4 Hardware .................................................................................................................................... 30 4.1 Aufbau ................................................................................................................................. 30 4.1.1 Speisung........................................................................................................................... 31 4.1.2 Luftspule .......................................................................................................................... 31 4.1.3 Schaltglied (Mosfet) ........................................................................................................ 34 4.1.4 Treiber.............................................................................................................................. 35 4.1.5 Kondensatoren ................................................................................................................. 36
27.01.2011 EIT Projekt 5

4/50

4.2 5

Messungen ........................................................................................................................... 37

4.2.1 Tuning .............................................................................................................................. 38 Ergebnisse .................................................................................................................................. 39 5.1 5.2 5.3 5.4 6 7 8 9 Leistungen bei der Frequenz 3.5 MHz ................................................................................ 41 Leistungen bei der Frequenz 3.55 MHz .............................................................................. 41 Leistungen bei der Frequenz 3.6 MHz ................................................................................ 41 Leistungsmittelwert im Frequenzbereich 3.5-3.6 MHz....................................................... 41

Zusammenfassung und Ausblick ............................................................................................... 43 Literaturverzeichnis ................................................................................................................... 45 Ordnerbersicht CD-ROM......................................................................................................... 47 Anhang ....................................................................................................................................... 48 9.1 9.2 Messungen bei 3.5 MHz ...................................................................................................... 49 Messungen bei 3.6 MHz ...................................................................................................... 50

27.01.2011 EIT Projekt 5

5/50

Einleitung
Das Grundprinzip eines Verstrkers besteht darin, das anliegende Signal so zu verstrken, dass die Ausgangsspannung, der Ausgangsstrom oder die Ausgangsleistung erhht wird. Verstrker finden in vielen Anwendungen Verwendung und sind je nach Aufbauart in verschiedene Klassen eingeteilt. Ziel dieser Projektarbeit ist einen Klasse E Verstrker zu dimensionieren und einen funktionsfhigen Prototyp zu bauen. Ein Verstrker der Klasse E besteht im Wesentlichen aus einem Schalter, einem angepassten Last-Netzwerk und einer Treiberschaltung. Die Schaltung des Klasse E Verstrkers wurde in den 70er Jahren entdeckt und zeichnet sich besonders durch ihren hohen Wirkungsgrad aus. Seit seiner Erfindung stand das Prinzip der Klasse E Verstrker unter Patentschutz [1]. Das Auslaufen des Patentes [U.S. 3,919,656, 1975] weckte neues Interesse und damit stehen neue Mglichkeiten zur Verfgung. Stetige Weiterentwicklungen verbessern die Schaltung seither, vor allem bezglich des Wirkungsgrades. Heutzutage zum Beispiel werden als Schaltelement nicht mehr herkmmliche Transistoren verwendet, sondern FET eingesetzt. Im Speziellen geht es in dieser Projektarbeit um einen Verstrker fr den Amateurfunk mit folgenden Spezifikationen: Der Verstrker soll fr einen Frequenzbereich zwischen 3.5 MHz und 3.6 MHz konzipiert sein. Der Wirkungsgrad muss oberhalb von 80 % liegen, bei einer Leistung von mehr als 50 W. Die Speisespannung konnte frei gewhlt werden. Da die Lastimpedanz am Ausgang des Verstrkers 50 betragen soll, muss ein Anpass-Netwerk hinzugefgt werden, das die Lastimpedanz auf den gewnschten Wert der Antenne transformiert. Die Hauptschwierigkeit liegt dabei darin, aus der zuvor berechneten und simulierten Schaltung einen Prototyp zu entwickeln. Dabei treten Spannungen zwischen 20 und 300 V auf und es fliessen Strme von mehreren Ampere und dies bei hohen Frequenzen. Bei der Wahl der Bauteile und des Aufbaus muss dies bercksichtig werden. Um einen mglichst hohen Wirkungsgrad zu erreichen, wird mit den berechneten Werten der Bauteile gestartet. Anschliessend knnen Wertoptimierungen durch Messungen am Prototyp bewerkstelligt. Der vorliegende Bericht soll als Grundlage fr eine mgliche Weiterentwicklung oder Optimierungen dienen. Zu diesem Zweck beinhaltet er smtliche fachspezifischen Dokumente, welche im Verlauf des Projekts erstellt wurden. Der Hauptteil gliedert sich in drei Kapitel. Dabei wird im ersten Kapitel eine bersicht der verschiedenen Verstrkertypen aufgefhrt. Nach diesen Grundlagen folgt das allgemeine Funktionsprinzip des Klasse-E-Verstrkers. Im selben Kapitel wird eine mgliche elektrische Realisierung eingefhrt und anhand dieses Netzwerkes die Dimensionierung der einzelnen Elemente vorgenommen. Auf diese Berechnungen folgt im nchsten Kapitel eine Simulation der dimensionierten Schaltung. Anschliessend wird der Aufgebaute Prototyp thematisiert. Im Anhang und auf der Daten-CD finden sich smtliche weiterfhrenden Dokumente, welche fr eine detaillierte Auseinandersetzung mit dem Produkt von Relevanz sein knnten.

27.01.2011 EIT Projekt 5

6/50

Theoretische Grundlagen

Unter dem Begriff Verstrker wird im elektrotechnischen Sinne ein Gert beschrieben, welches ein eingehendes Signal so verarbeitet, dass das Ausgehende Signal eine grssere Spannung und oder ein grsserer Strom aufweist. Dieser Effekt wird hauptschlich durch ein aktives elektronisches Bauelement erzeugt. Dazu eignen sich zum Beispiel Transistoren. Nebst diesen aktiven Elementen kommt noch eine Vielzahl von passiven Elementen zum Einsatz, welche unter Anderem zur Stabilisierung, der Impedanzanpassung oder zum Schutz der Schaltung dienen. Zu den passiven Bauelementen zhlen vorwiegend Widerstnde, Kondensatoren und Spulen. Unterschiedliche Anwendungen haben unterschiedliche Ansprche an den Verstrker, daher ist ihr Schaltungskonzept den entsprechenden Anforderungen angepasst. In den meisten Fllen wird eine breitbandige Linearitt gefordert. Es gibt aber auch Anwendungen, bei denen dies nicht zwingend der Fall sein muss. Aus diesem Grund sind Verstrker in unterschiedliche Klassen eingeteilt, welche mit Buchstaben gekennzeichnet sind. Analoge Leistungsverstrker der Klassen A, B und AB zeichnen sich durch ihr lineares Verhalten aus. Whrend die restlichen Klassen fr HF-Verstrker, Modulatoren und Vorverstrker Verwendung finden und dabei ein nichtlineares Verhalten aufweisen. Eintakt-Leistungsverstrker der Klasse A werden so betrieben, dass diese ber den gesamten Einund Ausgangsbereich eine lineare Verstrkung aufweisen [2]. Dies wird erreicht indem der Arbeitspunkt etwa in der Mitte des linearen Teils der Kennlinie liegt, was einen hohen nicht von der Aussteuerung abhngigen Ruhestrom zur Folge hat. Dies fhrt allerdings zu einer grossen Erwrmung und einem damit verbundenen schlechten Wirkungsgrad von unter 20% [3]. Doch dank der geringen Verzerrungen im Nulldurchgangsbereich und der einfachen Konstruktion mit wenigen Bauelementen haben sich diese Verstrker im Audiobereich durchgesetzt. Unter einem Klasse B Verstrker versteht man ein Gegentaktverstrker, der mit zwei aktiven Bauelementen betrieben wird [2]. Der Arbeitspunkt wird so gewhlt, dass jeweils in einem der beiden aktiven Elemente eine lineare Verstrkung stattfindet. Der Nulldurchgang (bergang zwischen den zwei Elementen) weist allerdings eine hohe Nichtlinearitt auf, da es vorkommen kann, dass keiner der beiden Transistoren leitend ist, was starke Verzerrungen bei kleinen Leistungen zur Folge hat ("crossover"- oder "deadband"-Verzerrung). Durch die Zusammenfhrung der beiden Kennlinien, entsteht ein doppelt so grosser Aussteuerbereich im Vergleich zum A-Betrieb, was eine theoretische vierfache Leistungssteigerung mit sich fhrt. Dadurch kann ein wesentlich hherer Wirkungsgrad von ber 75% erreicht werden. Bei der Klasse AB wird das Konzept des Klasse B-Verstrker aufgegriffen, in dem ebenfalls zwei aktive Elemente im push-pull-Modus betrieben werden. Der Unterschied besteht lediglich darin, dass die unerwnschten Verzerrungen bei kleinen Leistungen unterbunden werden knnen. Dies wird durch berlappung der beiden Elemente Kennlinien erreicht, was aber einen Ruhestrom zur Folge hat, welcher zusammen mit der Verschmlerung des Aussteuerbereichs, eine Wirkungsgradabnahme mit sich bringt. Doch die hohen Linearitt und einen Wirkungsgrad von ber 50% macht diese Verstrkerklasse zum am hufigsten eingesetzten Endverstrkerkonzept [3]. Schaltungen mit Klasse C Verstrker funktionieren mit einem aktiven Bauelement, welches erst ab einer gewissen Mindestsignalstrke nur fr kurze Zeit eingeschaltet wird [1]. Auf diese Weise wird ein Schwingkreis angeregt, wodurch das Eingangssignal verstrkt wird. Dies macht den Verstrker
27.01.2011 EIT Projekt 5

7/50

hoch effizient, schliesst ihn aber auf Grund der Verzerrungen fr den Audiobereich aus [2]. Ihr Anwendungsgebiet ist die HF-Technik, wo sie vorwiegend als Endverstrker in Sendern eingesetzt werden. Die nichtlinearen Verzerrungen werden durch Filterung entfernt. Ein analoger Verstrker der Klasse D wird durch einen Schaltverstrker realisiert, wobei das analoge Signal meistens in ein pulsweitenmoduliertes Schaltsignal umgewandelt wird, welches den Leistungstransistoren mit Hilfe von unterschiedlich langen Pulsen schaltet [4]. Das so erhaltene Verstrkte Signal wird anschliessend durch einen Tiefpass wieder in ein analoges Signal mit annhernd sinusfrmigem Verlauf umgewandelt. Wenn die Schaltfrequenz gengend hoch ist, kann diese Art von Verstrker auch im Audiobereich eingesetzt werden [2]. Der Vorteil dieser Verstrkerklasse ist der hohe Wirkungsgrad von bis zu 85%, welcher dadurch entsteht, dass der Transistor in zwei Bereichen arbeitet [3]. Im Sperrbetrieb ist die Spannung ber dem Transistor hoch und Strom null, whrend im leitenden Zustand die Spannung gegen null geht und dafr ein hoher Strom fliesst [2]. Die Verluste entstehen hauptschlich whrend der Umschaltphase und steigen mit zunehmender Frequenz nichtlinear an. Im Vergleich zu den zuvor vorgestellten Verstrkerklassen liegt den Klasse D-Verstrkern einen hheren Bauteil- und Beschaltungsaufwand zu Grunde. Verstrker der Klasse E bauen auf dem Prinzip der leistungslosen Schaltung der Klasse D auf und sind fr die Verstrkung von Pulsen und Rechtecksignalen im HF-Bereich ausgelegt. Verstrker der Klasse E, welche auf dem Nullspannungschaltprinzip (ZVS) aufbauen, sind bis jetzt die effizientesten Verstrker die es gibt [4]. Ihr Aufbau Prinzip besteht darin, dass hinter dem Schaltglied ein abgestimmtes Lastnetzwerk liegt, welches dazu fhrt, dass das Schaltglied lediglich dann schliesst, wenn der Schwingkreis im Nulldurchgang angelangt ist [5]. Dadurch verringern sich die nicht zu vernachlssigenden Schaltverluste der Klasse D-Verstrker drastisch. So lassen sich theoretisch Wirkungsgrade bis 100% realisieren. In der Praxis sind Werte ber 90% keine Seltenheit [2]. Am Ausgang des Verstrkers liegt durch einen Tiefpass erzeugtes sinusfrmiges Signal, welches nach einer Impedanz Anpassung direkt auf die Antenne gefhrt werden kann. Das Anpassnetzwerk ist stark Frequenzabhngig. Dies hat zur Folge, dass die oben beschriebene Funktionsweise nur bei schmalbandigen Signalen zutrifft, ansonsten starke Verzerrungen aufweist, welche durch komplexe Schaltungen kompensiert werden knnen. Hinter einem Verstrker der Klasse F steckt eine Schaltung, bei der das elektronische Bauelement im nichtlinearen Bereich der Kennlinie betrieben wird, wodurch neue Frequenzen entstehen. [2] Dadurch wird ermglicht, dass das Schaltglied zustzlich zu der Grundschwingung noch bei ihren Harmonischen Verlustlos schalten. Das heisst der Verstrker besitzt einen abstimmbarer Schwingkreis hinter dem Schaltglied, welcher auf die Trgerfrequenz und auf einer oder mehreren Harmonischen abgestimmt ist. Verstrker der Klasse G sind Spezialausfhrungen des Klasse AB-Verstrkers mit dem Ziel, eine grssere Effizienz mit kleiner Verzerrung zu erreichen. Dazu kommen in diesem Verstrker zwei Versorgungsspannungen zum Einsatz, welche je nach Eingangsamplitude zugeschaltet wird. Diese Art von Verstrker ist effizienter als die Klasse AB, aber nicht so effizient wie ein Verstrker der Klasse D, besitzt aber im Gegensatz zu dieser keine negativen elektromagnetische Strungen. Die Klasse H erweitert das Prinzip der Klasse G indem die Versorgungsspannung mit dem Eingangssignal moduliert wird. Dadurch stehen nicht mehr lediglich zwei Versorgungsspannungsstufen zur Verfgung, sondern theoretisch unendlich viele. Die Versorgungsspannung liegt zu jederzeit lediglich ein paar Volt ber der Ausgangsspannung und damit arbeitet die Ausgangsstufe immer bei ihrem Effizienzmaximum. Dazu ist allerdings eine komplexe Schaltung ntig. Verstrker der Klasse S entsprechen vom Prinzip her der D-Klasse, sind jedoch fr Signale hherer Frequenz ausgelegt.

27.01.2011 EIT Projekt 5

8/50

Design eines Klasse-E-Verstrkers

In diesem Teil des Berichtes geht es um das Design eines Verstrkers der Klasse E. Zuerst wird das Grundprinzip anhand eines abstrakten Blockschemas erlutert. Nachfolgend wird eine mgliche elektrische Realisierung thematisiert. Darauf folgt der Hauptteil dieses Kapitels, physikalischen Zusammenhnge der einzelnen Strme und Spannungen, welche Schritt fr Schritt eingefhrt werden und schlussendlich zu den algebraischen Dimensionierungsformeln fr einen Verstrker der Klasse E fhren.

2.1

Grundprinzip des Klasse E-Verstrkers

In der folgenden Abbildung 1 ist das Grundprinzip eines Klasse E Verstrkers aufgefhrt [5]. Das zentrale Bauelement ist der Schalter, welcher von einem Rechtecksignal angesteuert wird. Am Schalter ist ein Lastnetzwerk angeschlossen, welches die ber die Stromquelle zugefhrte Leistung so verwaltet, dass die Schaltverluste minimiert werden und die gesamte Leistung an die Last abgegeben werden kann. Zwischen dem Lastnetzwerk und der eigentlichen Last (z.B. Antenne) liegt ein Anpassnetzwerk, dessen Aufgabe lediglich darin besteht, die Lastimpedanz (R) an den Wellenwiderstand der Leitung anzupassen. Die Last erfhrt anschliessend durch die Tiefpasswirkung des Lastnetzwerkes eine gedmpfte Sinusschwingung. Wie bereits im Grundlagenkapitel 1 erwhnt, ist dieser Verstrker nichtlinear, daher eine Variierung der Eingangssignalamplitude hat keinen sinnvollen Einfluss auf das Ausgangssignal. Dies ist auch bei Verstrker der Klasse C der Fall, weshalb bereits seit Jahrzehnten Methoden zur Ausgangsremodulation verfgbar sind [6]. Doch dies wird in diesem Fachbericht nicht weiter thematisiert.
Stromquelle

Last Schalter Netzwerk

Anpass Netzwerk Last

Treiber
R
Abbildung 1: Blockdiagramm Klass E Verstrker

Abbildung 2 zeigt die elektrische Realisierung des aus Abbildung 1 hervorgehenden Verstrkers. Dabei sind die Farben so gewhlt, dass die einzelnen Blcke direkt miteinander verglichen werden knnen. In den darauf folgenden Kapiteln werden die Anforderungen und Funktionen dieser Blcke erlutert.
27.01.2011 EIT Projekt 5

9/50

Abbildung 2: Schema bersicht

2.1.1 Signal Beim Signal handelt es sich um ein Rechtecksignal, welches in unserem Falle gemss Aufgabenstellung im Bereich von 3.5-3.6 MHz liegt. Dieses schmale Frequenzband liegt im Kurzwellenspektrum des 80-Meter-Bands, welches von Amateurfunkern fr kontinentale Verbindungen gentzt wird [7] & [8]. Die Berechnungen, Simulationen und der Testaufbau sind auf die in der Mitte liegende Frequenz von 3.55 MHz ausgelegt, welche durch ein Rechtecksignal mit duty cycle 0.5 reprsentiert wird. Wie bereits erwhnt hat die Signalamplitude keinen verwendbaren Einfluss auf das Ausgangssignal. Sie muss lediglich zur Treiberschaltung passen und wird deshalb an dieser Stelle nicht weiter thematisiert. 2.1.2 Treiber und Schalter Das wichtigste Kriterium bei hohen Frequenzen ist, dass sofort ein- und ausgeschaltet werden kann. Je lnger die Schaltzeiten sind, desto strker weicht der Verstrker vom Idealbetrieb ab und es entstehen Schaltverluste. Eine weitere Anforderung ist der geringe bergangswiderstand im leitenden Zustand, welcher whrend der halben Periode zu ohmschen Verlusten fhrt. Des Weiteren muss der Schalter den maximalen Belastungen von Strom und Spannung standhalten. Moderne Verstrker der Klasse E setzten auf einen MOSFET (metal oxide semiconductor field-effect transistor) als Schaltglied. Diese weisen gegenber Bipolar-Transistoren hohe Eingangskapazitt auf, welche zuerst berwunden werden muss, bevor der Schalter geschlossen ist. Dazu muss eine Treiberschaltung vorgeschaltet werden, welche kurzzeitig den hohen bentigten Strom liefern kann und dies unabhngig von der Signalquelle an seinem Eingang.

27.01.2011 EIT Projekt 5

10/50

2.1.3 Stromquelle

Die Stromquelle hat die Aufgabe, dem Verstrker Energie zuzufhren. Dies geschieht durch eine Stromquelle, welche durch eine Spannungsquelle mit einer Seriespule realisiert ist, wodurch eine konstante Stromquelle erreicht wird. Die Spule hat die Aufgabe den DC-Strom zu gltten und fr die hochfrequenten Signale ein unberwindbares Hindernis darzustellen. 2.1.4 Lastnetzwerk Der Klasse E Verstrker besitzt ein Lastnetzwerk, welches die Schaltverluste minimiert und durch den Schwungradeffekt des Schwingkreises ein sinusfrmiges Ausgangssignal bildet. Das Lastnetzwerk besteht aus wenigen passiven Bauelementen, welche zusammen mit der Last zu einem, je nach Schalterstellung, variablen Serienschwingkreis angeordnet sind. Diese spezielle Anordnung zusammen mit den in Kapitel 2.2 eingefhrten Berechnungsformeln zur Dimensionierung der Elemente, verschafft dem Klasse E Verstrker seine charakteristischen Funktionen. Die Schaltverluste knnen verhindert werden, wenn beim Einschalten die Spannung ber dem Schalter null ist [4]. Diese Bedingung wird ZVS (Zero Voltage Switching) genannt und ist erfllt, wenn beim Spannungsnulldurchgang geschaltet wird. Eine weitere optionale Zusatzfestsetzung ist die ZDS (Zero Derivative Switching)-Bedingung, welche besagt, dass beim Schalten die Ableitung der Spannung ebenfalls null betragen soll. Durch das Einhalten der ZDS-Bedingung wird sogenanntes soft-switching erreicht. Sind beide Bedingungen eingehalten spricht man von einem Klasse E Verstrker im Nominal- oder Optimum-Betrieb. 2.1.5 Anpassnetzwerk Die vorgegebene Last, in diesem und in den meisten Fllen, von 50 lsst sich hufig nicht direkt mit der gewnschten Ausgangsleistung vereinbaren. Deshalb wird meistens der zum Lastschwingkreis gehrende Widerstand R durch die selbst vorgegebene Leistung bestimmt. In unserem Falle liegt dieser Wert weit unterhalb der gewnschten 50. Da Verstrker der Klasse E aber sehr empfindlich auf falsch dimensionierte Lastimpedanzen reagieren, wird dies durch ein Anpassnetzwerk kompensiert. Dieses ist in abstrakter Form in Abbildung 1 blau eingefrbt. 2.1.6 Last Die geforderte Last ist eine 50 Impedanz und wird in der Anwendung durch den Anschluss einer Antenne reprsentiert. 50 ist ein weit verbreiteter Standard und daher ausreichend und kostengnstig verfgbar. Bei unserem Prototypen setzen wir auf eine ber ein Koaxialkabel angeschlossene Dummyload. Diese Last ist im Wesentlichen ein frequenzunempfindlicher ohmscher Widerstand, der die Ausgangsleistung in Wrme umwandelt.

27.01.2011 EIT Projekt 5

11/50

2.2

Dimensionierung eines Klasse E-Verstrkers

Dieses Kapitel ist in verschiedene Unterkapitel aufgeteilt, welche zur analytischen Dimensionierung eines Klasse E Verstrkers beitragen. Alle in diesem Kapitel enthaltenen Berechnungen sind idealisiert, das heisst, es wird immer von verlustlosen idealen Bauelementen ausgegangen. Die Basis der Berechnungsformeln zur Dimensionierung des Klasse E Verstrkers werden durch das Buch von Steve C. Cripps [1] und der IEEE Publikationen [9] von Tadashi Suetsugu and Marian K. Kazimierczuk gebildet. Alle in den Formeln enthaltenen Buchstaben beziehen sich auf die in Abbildung 3 bezeichneten Bauteile. Wichtig ist, dass teilweise fr Berechnungszwecke die Last und das Anpassnetzwerk zu einer Impedanz zusammengefasst sind. Des Weiteren sind aus praktischen Grnden fr die anschliessende Hardware Realisierung, welche in Kapitel 4 beschrieben wird, alle Seriespulen zu einer Spule zusammengefasst.

Abbildung 3: Klasse E Verstrker Details Ansicht

Im ersten Unterkapitel 2.2.1 werden die drei wichtigsten Spannungs- und Stromverlufe des Verstrkers beschrieben. Im darauf anschliessenden Kapitel 2.2.2 sind die Beziehungen und Bedingungen aufgefhrt, welche die Grundlagen fr eine Bauteildimensionierung bilden. Darauf folgt in Kapitel 2.2.3 eine Beschreibung der Auswirkungen der ZVS und ZDS Bedingungen.

27.01.2011 EIT Projekt 5

12/50

Wenn der Schalter geffnet ist (0 < ) wird der Shunt-Kondensator 1 vom Strom () geladen. Da der Strom () durch den Schalter zu dieser Zeit null ist, besteht der Strom () aus dem zustzlich zugefhrten DC-Strom , abzglich dem durch die Last fliessenden sinusfrmigen Strom (). Dazu muss der Gtefaktor Q des Schwingkreises gengend gross gewhlt werden, so dass aufgrund des Schwungradeffekts berhaupt ein sinusfrmiger Strom fliesst. Ist diese Bedingung erfllt, kann der Strom durch den Shuntkondensator mit Formel (1) beschrieben werden. Wobei = gilt und der Kreisfrequenz 2 entspricht und die Amplitude vom Ausgangsstrom beschreibt. steht fr die Phasenverschiebung des Stromes beim Einschalten. 2.2.1 Spannungs- und Stromverlufe des Verstrkers Whrend der restlichen Zeit der Periode ( < 2) ist der Schalter geschlossen und es fliesst kein Strom mehr durch den Kondensator 1 . Da aber der Strom in einer Spule nicht springen kann, fliesst weiterhin ein Strom (). Der Strom () setzt sich nun analog zu () zusammen. Dies fhrt zu Formel (2). () = sin( + ) (2) () = sin( + ) (1)

Da bei der Dimensionierung von idealen Bauelementen ausgegangen wird, ist die Spannung ber dem geschlossenen Schalter () null. Der Schalter 1 liegt zusammen mit dem Kondensator 1 zwischen denselben Knoten, daher sind auch beide Spannungen gleich. Dies fhrt dazu, dass bei offenem Schalter die Spannung ber ihm () durch das Integrieren des durch den ShuntKondensator fliessenden Stromes () berechnet werden kann. Wenn man das Integral aus Formel (3) auflst ergibt sich die Spannung () des geffneten Schalters. Diese Spannung liegt whrend dem Zeitraum 0 < an und wird durch Formel (4) beschrieben. In der folgenden Abbildung 4 sind diese drei Signalverlufe nun graphisch dargestellt. Dabei ist der Phasenwinkel optimal, so dass die ZVS und die ZDS Bedingung eingehalten sind. Durch die vertikal verlaufenden gestrichelten Linien wird die Schalterstellung verdeutlicht. Ebenfalls ist klar ersichtlich, dass zu keiner Zeit gleichzeitig Strom und Spannung beim Schalter auftreten und somit theoretisch keine Schaltverluste entstehen, was zu einem 100% Wirkungsgrad fr die Signalverstrkung fhrt. () = + (cos( + ) cos()) 1 (4) 1 () = () 1
0

(3)

27.01.2011 EIT Projekt 5

13/50

Schalter zu

Schalter offen

Schalter zu

() () ()

Abbildung 4: Signalverlufe

2.2.2 Spannungs- und Strombedingungen Die mathematische Formulierung der ZVS-Bedingung bei einem duty cycle von 50% lsst sich durch Formel (5) beschrieben. Diese Bedingung in Formel (4) eingesetzt und nach aufgelst fhrt zum DC Strom, welcher durch die Spule dem Schwingreis zugefhrt wird. Dieser ist aber noch vom Strom abhngig, welcher durch den Lastwiderstand fliesst. Wie zuvor bereits beschrieben, wird bei der Berechnung von verlustlosen Elementen ausgegangen, deshalb wird die zugefhrte Leistung auch bis zum Ausgang bertragen und die Ausgangsleistung kann mit Hilfe von Formel (7) beschrieben werden. = =
2 2

() = 0

(5)

2 cos()

(6)

(7)

27.01.2011 EIT Projekt 5

14/50

Mit Hilfe dieser Leistungsbeziehung Formel (7) und der Beziehung zwischen DC-Eingangsstrom und Ausgangsstrom Formel (6), kann nun der Ausgangsstrom von der zugefhrten DCSpannung in Abhngigkeit gebracht werden Formel (8). Wird nun diese Beziehung Formel (8) noch einmal in die Leistungsgleichung Formel (7) eingesetzt, kann der DC-Eingangsstrom in Abhngigkeit der DC-Spannung durch (9) beschrieben werden. Mit diesen beiden Beziehungen kann nun der Einschaltstrom durch den Shuntkondensator () in Abhngigkeit mit der DC-Versorgungsspannung gebracht werden Formel (10). Dazu wird Formel (8) und (9) in (1) eingesetzt. Ist () = 0 ist die ZDS Bedingung erfllt. () = 4 2 cos() cos() + sin() (10) = 8 cos()2 2 (9) = 4 cos() (8)

Weiterhin kann durch die verlustlose Betrachtung die Ausgangsleistung mit der ber die DCQuelle zugefhrten Leistung gleichgesetzt werden. Wenn man in diese Beziehung den DC-Strom aus Formel (9) einsetzt, erhlt man Formel (11). Diese Gleichung kann man bequem dazu verwenden, durch Vorgabe der gewnschten Ausgangsleistung und der vorgegebenen Versorgungsspannung, den geforderten Lastwiderstand zu berechnen. Dieser Schritt wird spter mit Formel (44) ausgefhrt. In einem nchsten Schritt geht es darum, den Shunt-Kondensator 1 in Abhngigkeit mit der Last , der Kreisfrequenz und dem Einschaltwinkel zu bringen. Dazu wird weiterhin auf ein verlustloses Netzwerk gesetzt, wodurch auch ber der Choke-Spule keine Spannung abfllt. Dies hat zur Folge, dass die Spannung whrend einer Periode ber 1 liegen muss. Es kann also folgende Bedingung Formel (12) formuliert werden. Wenn man dabei beachtet, dass bei einem Duty Cycle von 0.5 die Spannung () lediglich im Zeitraum zwischen 0 und sich von 0 unterscheidet, knnen die Integrationsgrenzen angepasst werden und es entsteht nach Auflsen des Integrals und einer trigonometrischen Umformung (13). Fr die Spannung () wird Formel (4) mit aus Formel (8) und aus Formel (9) verwendet. Durch Formel (13) knnen nun die zuvor angekndigten Abhngigkeiten zwischen 1 , , und in (14) hergestellt werden. Hier muss noch einmal darauf hingewiesen werden, dass fr die Berech27.01.2011 EIT Projekt 5

= =

2 8 cos()2 2

(11)

= ()
0

(12)

= () =
0

2 sin(2) 2 1

(13)

15/50

nungen von einem idealen Schaler ausgegangen wird, beim Einsatz von realen Bauelementen ist die Transistorausgangskapazitt, die parasitre Kapazitt der Chocke-Spule und die Streukapazitten ebenfalls in 1 enthalten sind [4]. Bei Transistoren mit grosser Ausgangskapazitt, kann dieses Bauteil sogar ganz wegfallen. 1 = 2 2 sin(2) (14)

Der Schalter muss einer gewissen Maximalbelastung standhalten. Dazu zhlen Spitzenstrom- und Spitzenspannungsbelastung. Beide Grssen werden fr die Dimensionierung des Schaltgliedes bentigt. Der Spitzenstrom setzte sich aus und der Amplitude des Ausgangsstroms zusammen und ist durch Formel (15) beschrieben. Die Spitzenspannung ist die maximale Spannung ber dem Kondensator 1 und fhrt durch eine Extremwertbetrachtung von (4) zum Maximum bei = , wobei durch Formel (16) gegeben ist. = + sin1 2 = + sin1 cos() = + = 4 2 cos() cos() + 1 (15)

(16)

2.2.3 ZVS und ZDS Betrieb eines Klasse E Verstrkers Schaltverluste treten immer auf, wenn Halbleiterelemente im sogenannten hard-switching Modus betrieben werden [4]. Von hard-switching spricht man, wenn die Spannung ber dem Schaltglied abrupt ndert. In den meisten Fllen von einer hohen DC-Spannung auf praktisch null. Im linearen Fall kann die gespeicherte Energie der Transistorausgangskapazitt und der Lastkapazitt vor dem Schalten durch Formel (17) ausgedrckt werden. = 1 2 2 (17)

Wird nun der Schalter geschlossen, fliesst der Strom durch den bergangswiderstand des Schaltgliedes und alle gespeicherte Energie geht durch Erwrmung des Schalters verloren. Somit kann die Schaltverlustleistung durch Formel (18) angegeben werden. = 1 2 2 (18)

Wie aus Formel (18) zu entnehmen ist, ist die Verlustleistung Frequenzabhngig, deshalb macht es Sinn, vor allem bei hohen Frequenzen etwas dagegen zu tun. Hier kommt dem Ingenieur die einflussreichere Abhngigkeit der Schaltspannung entgegen. Ist diese beim Einschalten null (ZVS), so treten frequenzunabhngig keine Schaltverluste auf. Ist whrend dem Einschalten die erste Ableitung der Spannung ebenfalls null, so beginnt der Strom nach dem Schliessen kontinuierlich zu steigen und Springt nicht (ZDS). Zum besseren Verstndnis dieses Vorgehen wird eine Kunstgrsse eingefhrt, welche den Anstieg der Schalterspannung beschreibt und die Einheit trgt. Die ma27.01.2011 EIT Projekt 5

16/50

thematische Formulierung ist durch Formel (19) gegeben und kann aus Formel (3) abgeleitet werden. = () = = 1 (19)

Nach dem Einsetzen von Formel (10) und (14) in (19) folgt nach kleineren trigonometrischen Umformungen der in (20) beschriebene Zusammenhang, wodurch anschliessend der Einschaltphasenwinkel bestimmt werden kann. Die ZVS und die ZDS-Bedingung sind beide erfllt, wenn = 0 ist. Dieser Fall wird wie bereits erwhnt als nominal Betrieb eines Klasse E Verstrkers bezeichnet. Der dazu bentigte optimale Phasenwinkel wird mit bezeichnet und kann durch Nullsetzen von Formel (20) analytisch berechnet werden. Der daraus resultierende Winkel ist in Formel (21) beschrieben. 2 = tan1 0.567 (21) = 4 2 cos() cos() + sin() = (2cot() + ) 1 (20)

Verstrker der Klasse E lassen sich auch rentabel betreiben, wenn lediglich die ZVS Bedingung eingehalten ist. Dieser Betrieb nennt sich Off-Nominal Operation und verletzt lediglich die ZDS Bedingung. Wodurch beim Schalten hohe Frequenzen auftreten. Ist die Betriebsfrequenz nicht zu hoch fllt dieser fehlende soft-switching-Effekt aber nicht ins Gewicht. Ab welcher Betriebsfrequenz sich dies strend auswirkt, ist in der Praxis fallspezifisch und hngt von der elektromagnetischen Vertrglichkeit der gesamt Schaltung ab. In der folgenden Abbildung 5 sind die drei verschiedenen Betriebsmglichkeiten aufgezeigt. Die Signalverlufe sind jeweils normiert, so dass sie von der Quellenspannung und dem Lastwiderstand unabhngig sind. Der Spannungsverlauf wird jeweils mit Formel (22) beschrieben, welche sich aus Formel (4) mit (8), (9) und (14) zusammensetzt. () = 2 cot() csc() cos( + ) + cot() (22)

Die Stromverlufe werden jeweils mit Formel (23) und (24) beschrieben.

() 4 2 = cos() cos() sin( + ) () = 0 () = 0 () 4 2 = cos() cos() sin( + )

= 0 beschreibt den Verstrker im nominalen Betrieb, bei welchem die ZVS und die ZDS Bedingung eingehalten sind. Die anderen beiden Modi arbeiten im offnominal Betrieb und erfllen nur
27.01.2011 EIT Projekt 5

, < 2

, < 2 , 0 <

, 0 <

(23)

(24)

17/50

die ZVS Bedingung. Bei < 0 wird Eingeschaltet, wenn der Strom durch den Schalter negativ ist. Wenn > 0 ist der Strom durch den Kondensator 1 schon so lange am Steigen, dass die Spannung ber dem Schalter negativ wird. Hier muss darauf geachtet werden, dass beim Einsatz eines MOSFET die parasitre Diode nicht berbrckt und der Schalter so automatisch einschaltet.

Abbildung 5: Normierte Signalverlufe

2.2.4 Gte des Serienschwingkreis Die Resonatorgte des Serienschwingkreis ist definiert gemss Formel (25) [10]. Sie ist ein dimensionsloses Mass fr die Resonanzberhhung. Ihr Kehrwert ist die Dmpfung. Das heisst in der Theorie, dass ein Resonator mit unendlich grosser Gte, bei Resonanzfrequenz eine unendlich grosse Amplitude verursachen wrde. = (25)

Wie in Kapitel 2.2.1 bereits beschrieben ist am Ausgang des Verstrkers ein sinusfrmiges Signal gefordert, welches durch einen Schwingkreis mit hoher Gte erreicht wird. Welche Gte bentigt wird lsst sich nicht geschlossen berechnen. Fr die Bestimmung der Gte wird auf Praxiserfahrung zurckgegriffen, dabei mssen oft Kompromisse eingegangen werden. Beim Dimensionieren des Schwingkreises stellt sich zum Beispiel die Frage, kann eine Spule mit der bentigten Induktivitt noch mit vernnftigem Aufwand realisiert werden. Da uns diese Praxiserfahrungen fehlen, wird auf eine Simulation ausgewichen. Dabei wird der Verstrker fr unterschiedliche Gtewerte dimensioniert und simuliert, mit der Absicht eine Kompromissentscheidung aus Ausgangssignalform und Induktivittswert der Spule fllen zu knnen. Abbildung 6 zeigt nun das Ergebnis dieser Simulation. Die Kurven mit der hheren Amplitude reprsentieren den Spannungsverlauf im Lastwiderstand. Der Stromverlauf durch den Lastwiderstand wird durch die restlichen Kurven mit niedriger Amplitude beschrieben. Die Farben der Signalverlufe sind so gewhlt, dass jeweils eine Farbe einer Gte zugeteilt ist. Als Referenz wird die blaue Sinuskurve verwendet. Bei einem Kurvenver27.01.2011 EIT Projekt 5

18/50

gleich wird ersichtlich, dass eine Gte von zwei kein zufriedenstellendes Ausgangssignal liefert. Gtefaktoren ber fnf erzielen bereits akzeptable Resultate. An diesem Punkt angelangt wird die Beachtung auf die Bauteile gelegt. Dabei steht ein Aufwand- und Nutzvergleich im Vordergrund. Dieser Vorgang wird numerisch durchgefhrt und ist deshalb im Kapitel 2.2.8 angesiedelt.

Abbildung 6: Strom- und Spannungsverlauf beim Lastwiderstand mit verschiedenen Gtefaktoren

Wenn der Schalter geschlossen ist, wird 1 kurzgeschlossen und es stellt sich ein Serienschwingkreis mit , und ein. Deren Grenzfrequenz 1 lsst sich durch Formel (26) berechnen. 2.2.5 Eingangsimpedanz des Serienschwingkreises 1 = 1 Bei offenem Schalter wird der Schwingkreis um ein serielles 1 erweitert und es stellt sich die durch Formel (27 ) gegebene Grenzfrequenz ein. 2 = 1 2 + 1 1 (27) 2 (26)

Ist die Betriebsfrequenz nun grsser als die Grenzfrequenz 1 sieht der Schalter bei Betriebsfrequenz eine induktive Last. [4] Deshalb wird die Induktivitt in ein und unterteilt. Bei Betriebsfrequenz steht und in Resonanz. Dies ist durch Formel (28) mathematisch beschrieben. Damit der Verstrker optimal funktioniert, mssen die Werte von 1 , , und zusammen passen. Das bedeutet, dass ein optimaler Betriebsmodus nur erfolgt, wenn die Schaltung mit dem optimalen Widerstand belastet wird. Schon kleine Abweichungen haben erhebliche Folgen. Ist der
27.01.2011 EIT Projekt 5

(28)

19/50

Lastwiderstand grsser als sein optimaler Wert, so ist die Amplitude des durch den Schwingkreis fliessenden Stromes kleiner als die fr eine optimale Betriebsart bentigte und der Spannungsabfall ber dem Shuntkondensator 1 fllt. Dies hat zur Folge, dass die Spannung ber dem Schalter beim Einschalten grsser als Null ist. Im anderen Falle, wenn der Lastwiderstand kleiner ist, wird gemss dem ohmschen Gesetz zunehmen und der Spannungsabfall ber 1 vergrssert sich. Dadurch ist beim Einschalten die Spannung ber dem Schalter kleiner als Null. Beide Flle verletzen die ZVS-Bedingung. Bis jetzt musste der -Schwingkreis bei Operationsfrequenz in Resonanz sein. Nun bentigt der -Kreis zum Wiederabstimmen der -Resonanz, einen reaktiven Impedanz berschuss [1]. Diese ist eine physikalische Voraussetzung fr das periodische Zuschalten von 1 . Daraus folgt, dass die Betriebsfrequenz zwischen den beiden Resonanzfrequenzen liegen muss [4]. Der bentigte Reaktanzberschuss ist weiterhin unbekannt, jedoch kann die darberliegende Spannung () sehr wohl bestimmt werden. Gemss der Maschenregel ergibt sich die in Formel (30) dargestellte Sinusspannung. 1 () = () + () = sin( + ) + cos( + ) = 1 sin( + 1 ) (30) 1 < < 2 (29)

Mit Hilfe des trigonometrischen Satz von Pythagoras lsst sich die Amplitude 1 gemss Formel (31) bestimmen. 2 1 + 1 = (31)

Weiter kann ber die Definition der Phase, die bentigte Phasenverschiebung wie (32) formuliert werden. Durch die Grundlage, dass bei Betriebsfrequenz der Schwingkreis in Resonanz ist. Kann mit Hilfe der in (33) aufgefhrten Orthogonalittsbeziehung, die bentigte Phasenverschiebung 1 berechnet werden. Da die Spannung () wiederum nur whrend der halben Periode von Null verschieden ist, wurde lediglich bis integriert. Nach Auflsen des Integrals und mehreren Trigonometrischen Umformungen entsteht Formel (34). 8 21 1 = tan1 tan() (34) 1 2 () cos( + 1 ) = 0 0 (33) 1 = + tan1 (32)

27.01.2011 EIT Projekt 5

20/50

Nun kann wiederum ber die Definition der Phase, der Wert der Induktivitt berechnet werden. Nach Einsetzen der durch Formel (34) gewonnenen Phase entsteht Formel (35). 2 = tan(1 ) = cot() csc(2) 4 = 1 1 1 = = 2 2 ( ) 2 (35)

All diese Zwischenschritte werden bentigt um mit Hilfe der Definition der Resonanzfrequenz, das fr den Serienschwingkreis bentigte gemss Formel (36) zu berechnen. (36)

2.2.6 Stromquelle Die konstante Stromquelle wird wie zuvor erwhnt durch eine Choke-Spule realisiert. Die Dimensionierung dieser Spule hngt von den Anforderungen der Anwendung ab. Je kleiner die Spule, desto grsser ist der Rippel des durch die Spule Fliessenden Stromes. Zur Dimensionierung dieser Spule wird folgendermassen vorgegangen [4]: =

Ist der Schalter geschlossen, ist die Spannung ber der Choke-Spule durch Formel (37) gegeben. (37) 1

Der Strom durch die Spule kann also gemss (38) beschrieben werden. =
0

Daraus folgt, dass

ist. Der Rippel zwischen Spitze und Spitze kann mit (40) umschrieben werden. (40)

= + (0) = + (0) 2 2 2 = (0) = 2 2 = = 2,

+ (0) =

+ (0)

(38)

(39)

Das bedeutet, dass fr einen maximalen Spitze-Spitze-Rippel, eine minimale Induktivitt gemss Formel (41) bentigt wird [4]. 2 + 4 = 16 2 (41)

27.01.2011 EIT Projekt 5

21/50

2.2.7 Impedanzanpassung

In diesem Kapitel wird die Impedanzanpassung thematisiert, welche angewendet werden muss, wenn die vorgesehene Lastimpedanz (Antenne) nicht zur vom System geforderten Last R passt. Abbildung 7 zeigt einen Ausschnitt aus der Gesamtbersicht, welche in Abbildung 2 zu sehen ist und wird hier zur grafischen Veranschaulichung des Vorgehens verwendet. Zur Impedanzanpassung stehen verschiedene Netzwerkarten zur Verfgung. Fr die Anpassung mit lediglich zwei Elementen eignet sich das L-Netzwerk, welches seinen Namen aus der Form der Anordnung des Kondensators und der Spule hat [11]. Weiterhin existieren noch Anpassnetzwerke mit drei Elementen. Dazu zhlen das Pi-Netzwerk und das T-Netzwerk, diese Varianten haben den Vorteil, dass bei der Dimensionierung ein beliebiges erreicht werden kann, solange es grsser als das des LNetzwerk ist. Mit anderen Worten, das L-Netzwerk gibt den Minimumswert von vor. Ein grssere Designfreiheit von hat vor allem bei schmalbandigen Anwendungen Vorteile. Ebenfalls knnte die Impedanzanpassung ber eine 4-Transformation erfolgen. Dieser Ansatz wird aber nicht weiter verfolgt, da die Leitung bei niedriger Frequenz zu lang sein msste. Um den Aufwand mglichst gering zu halten wird auf ein L-Netzwerk gesetzt, welches in Abbildung 7 zu sehen ist.

Zur Berechnung der bentigten Spule wird Formel (42) verwendet werden.
Abbildung 7: Impedanzanpassung

Analog dazu wird fr die Berechnung von Formel (43) verwendet. = 1 1 1 ( )

( )

(42)

(43)

27.01.2011 EIT Projekt 5

22/50

2.2.8 Bauteildimensionierung fr Amateurfunkverstrker In diesem Kapitel werden die zuvor eingefhrten Berechnungsformeln dazu verwendet, die Bauteile zu dimensionierenen, damit die Schaltung dem Anwendungsfall aus der Aufgabenstellung gerecht wird. Dazu werden folgende Angaben als gegeben betrachtet. = 3.55, = 0.5, = 50, = 24, = 80, = 10, = Das Kapitel ist so aufgebaut, dass Schnelleinsteiger, welche die Herkunft der Berechnungsformeln nicht interessiert, mit diesem Kapitel in der Lage sind, einen Verstrker der Klasse E zu dimensionieren. Dazu knnen bis auf den duty cycle die oben aufgefhrten Werte frei gewhlt werden. Ebenfalls muss darauf geachtet werden, dass das hier eingesetzte Anpassnetzwerk nur funktioniert, wenn > ist, andernfalls muss ein anderes Anpassnetzwerk gewhlt werden. Aufschluss ber die in den Formeln verwendeten Buchstaben, gibt die Detail-Ansicht des Klasse E Verstrkers, welche in Abbildung 3 zu sehen ist. Alle numerischen Berechnungen sind mit Hilfe von Matlab ausgefhrt worden. Das dazu bentigte m-File liegt dem Datentrger bei und kann dank ausfhrlicher Beschreibungen leicht weiterverwendet werden. Die Berechnungen beruhen auf einem Verstrker der Klasse E im nominalen Betrieb, das heisst die ZVS und die ZDS Bedingungen sind eingehalten. Fr die Berechnungsformeln bedeutet dies, dass = ist, welcher numerisch gemss Formel (21) bei 0.567 liegt. =
2 8 cos()2 = 4.1530 2

Zu Beginn wird anhand der vorgegebenen Leistung durch eine kleine Umformung von Formel (11) der zum Schwingkreis passende Widerstand berechnet. Dies ist in der Berechnung (44) numerisch ausgefhrt. Die Impedanzanpassung auf die 50 wird spter durchgefhrt. (44)

In einem weiteren Schritt wird die Spule ber die definition der Gte berechnet. Dabei wird auf einen Wert von = 10 zurckgegriffen. Formel (45) zeigt, dass dadurch eine Induktivitt von 1.8619 resultiert. Was problemlos durch eine Luftspule realisiert werden kann und gemss Abbildung 6 einen akzeptablen sinusfrmigen Signalverlauf am Ausgang liefert. Ein Gtefaktor von 15 hingegen bentigt eine Induktivitt von 2.7928 und verbessert den Verlauf nur unwesentlich. Anschliessend wird in (47) mit Hilfe von (46) der Kondensator des Serienschwingkreis berechnet. = cot() =
27.01.2011 EIT Projekt 5

= 1.8619

(45)

1 = 1.2201 2

2 csc(2) = 214.5798 4

(46)

(47)

23/50

Nun wird der Shunt-Kondensator 1 gemss (14) in (48) berechnet. Dieser steht in engem Zusammenhang mit dem Schaltglied, wenn man einen MOSFET einsetzt. 1 = 2 2 sin(2) = 1.982 (48)

Damit das richtige Schaltglied gefunden werden kann, welches die erforderlichen Belastungen aushlt wird nun der Spitzenstrom gemss (15) in numerisch berechnet. = 4 2 cos() cos() + 1 = 9.5403 (49)

Fr das Spannungsmaximum, wird gemss (16) ein zwischenschritt ber den Momentan Wert der Kreisfrequenz bei Spannungsmaximum von (4) gemacht. Numerisch bedeutet dies, dass die Kreisfrequenz von , welche in (50) berechnet ist, fr die Spannungsspitze in (51) verantwortlich ist. = 2 = + sin1 cos() = 1.1338 1 (50) + (cos( + ) cos()) = 85.4882 1 = = 2 + 4 = 10.1408 16 0.1

(51)

Nun wird die Berechnung der minimale Choke-Induktivitt fr einen Rippel von 10% gemss (41) in (52) numerisch ausgefhrt. (52)

Zum Schluss folgen noch die Bauelementgrssen fr Lastimpedanzanpassung gemss (42) und (43). ( ) = 618.6238 1 1 1 ( ) 2.9792 (53)

Abschliessend werden aus praktischen Grnden die beiden Induktivitten und zu einer gemeinsamen zusammengefasst. = + = 2.4805 (55)

(54)

27.01.2011 EIT Projekt 5

24/50

Simulation mit PSpice

Fr die Simulation wird auf Cadence SPB 16.3 gesetzt. Konkret kommt davon OrCAD Capture 16.3-S020 mit dem PSpice Plugin 16.3-S019 zum Einsatz. In OrCAD lsst sich das elektrische Schema zeichnen und das PSpice Plugin bernimmt anschliessend die Simulation. Dieses Kapitel ist in zwei Unterkapitel aufgeteilt. Zu Beginn werden die Spannungs- und Stromverlufe des Verstrkers visualisiert. Im anschliessenden Kapitel wird auf die Leistungen des Klasse E Verstrkers eingegangen. Die Kapitel sind jeweils so aufgebaut, dass nach der Simulation die erhaltenen Eckdaten mit den Berechnungen verglichen werden.

3.1

Spannungs- und Stromverlufe

Hier werden in zwei kurzen Unterkapiteln die wichtigsten Spannungs- und Stromverlufe eines Klasse E Verstrkers behandelt. 3.1.1 Signalverlufe des Schaltgliedes In diesem Kapitel werden die vorhergehenden Berechnungen mit Hilfe einer PSpice Simulation auf ihre Plausibilitt hin berprft. Die Schaltung ist gemss Abbildung 8 aufgebaut und enthlt einen IRFB4020PbF als Schaltglied. Zur Messung sind drei Proben angebracht. Eine reprsentiert die Schaltspannung am Gate des Transistors und liegt direkt am Ausgang der Rechteckspannungsquelle. Eine weitere Spannungsprobe ist am Drain des MOSFET angebracht und ermittelt den zeitlichen Verlauf von . An dieser Stelle ist ebenfalls eine Stromprobe angefgt, welche den Verlauf von liefert.

Damit sich unbercksichtigte Einschwingvorgnge nicht strend auswirken, wird erst um 100 simuliert, so dass Minimum zwei Perioden vollstndig Platz finden. Die daraus gewonnenen Erkenntnisse sind in Abbildung 9 zu sehen. Der blaue Spannungsverlauf stellt die Ansteuerspannung des Schaltgliedes dar. In grner Farbe wird der Spannungsverlauf ber dem Schalter wiedergegeben und die rote Kurve zeigt den Stromverlauf durch den Schalter. Hier wird deutlich, dass es
Abbildung 8: Schaltungsaufbau der Simulation
27.01.2011 EIT Projekt 5

25/50

sich um nichtlineare Elemente mit parasitren Effekten handelt. Dies zeigt vor allem der Abschnitt bei welchem der Schalter geffnet ist. Denn theoretisch kann bei einem offenen Schalter kein Strom fliessen, doch in der Praxis lsst sich der MOSFET auf Grund von parasitren Kapazitten nicht sofort ausschalten. Im Gegenzug dazu kann man bei eingeschaltetem Schaltzustand eine Spannung erkennen, welche sich von null unterscheidet. Dieser ist auf den bergangswiderstand des Schaltgliedes zurck zu fhren. Des Weiteren ist hingegen gut zu erkennen, dass dieser Verstrker richtig Abgestimmt ist (ZVS und ZDS eingehalten).

Abbildung 9: Strom und Spannungsverlauf

Die aus dieser Simulation gewonnen Spitzenwerte fr Strom und Spannung werden nun in Tabelle 1 mit den aus der Theorie gewonnenen Erwartungswerten gegenber gestellt. Dadurch wird gezeigt, dass die Berechnungsformeln brauchbare Werte fr die Dimensionierung des Schaltgliedes liefern. Berechnung 9.5403A 85.4882V Simulation 9.1222A 86.658V

Tabelle 1: Spitzenwerte der Signalverlufe

27.01.2011 EIT Projekt 5

26/50

3.1.2 Signalverlufe im Lastwiderstand In diesem Unterkapitel wird der Spannungs- und Stromverlauf bezogen auf den Lastwiderstand thematisiert. Dabei kommt wieder das Schema aus Abbildung 8 zum Einsatz. In diesem Falle liegen aber Spannungs- und Stromprobe beim Lastwiderstand. Dadurch kann der in Abbildung 10 zu sehende Signalverlauf erstellt werden.

Abbildung 10: Spannungs- und Stromverlauf bezogen auf den Lastwiderstand

In Abbildung 10 ist aufgrund der gengend grossen Gte des Schwingkreises sowohl ein sinusfrmiger Strom, wie auch eine sinusfrmige Spannung zu sehen. Dessen Spitzenwerte sind in Tabelle 2 noch einmal aufgefhrt. Berechnung Simulation 1.7374A 86.868V

Tabelle 2: Spitzenwerte der Signalverlufe

27.01.2011 EIT Projekt 5

27/50

3.2

Leistungsverlufe

In diesem Kapitel wird der Verlauf der Leistungen thematisiert. Im ersten Unterkapitel 3.2.1 wird auf die Verlustleistung im Schaltglied eingegangen. Im Anschluss zeigt Kapitel 3.2.2 den erwnschten Leistungsverlauf im Lastwiderstand. 3.2.1 Leistungsverlauf im Schaltglied In Abbildung 11 ist in Grn der zeitliche Verlauf der Schaltverlustleistung zu sehen. Der blaue Rechteckverlauf zeigt den Schaltzustand des Transistors. Die rote Kurve ist der Mittelwert der grnen Leistungskurve und zeigt, dass im Schnitt 4W durch den Transistor verheizt wird.

Abbildung 11: Leistungsverlauf im Schaltglied

Diese vier Watt Verlustleistung sind 5% auf die berechneten 80W Ausgangsleistung gesehen.

= 4

Tabelle 3: Verlustleistung im Schaltglied

Berechnung 0

Simulation 4W

27.01.2011 EIT Projekt 5

28/50

3.2.2 Leistungsverlauf im Lastwiderstand Abbildung 12 zeigt den zeitlichen Leistungsverlauf im Lastwiderstand durch die rote Kurve. Ebenfalls ist hier der Gate-Spannungsverlauf des Transistors in blau eingezeichnet, um damit die Schalterstellung zu indizieren. Durch die grne Kurve wird der Mittelwert der Ausgangsleistung reprsentiert.

Abbildung 12: Leistungsverlauf im Lastwiderstand

Der Mittelwert der Ausgangsleistung liegt bei 75W auf die theoretisch erwarteten 80W ergibt sich somit ein Wirkungsgrad von ber 93%. Berechnung 80W 100% Simulation 75W 93.75%

Tabelle 4: Spitzenwerte der Signalverlufe

27.01.2011 EIT Projekt 5

29/50

Hardware

In diesem Kapitel werden anhand der Werte aus Kapitel 2.2.8, die Kriterien fr die Wahl des Aufbaus und der Bauteile der Schaltung besprochen. Dabei wird im ersten Unterkapitel auf den grundstzlichen Aufbau des Prototyps und die Anordnung der Elemente eingegangen. Eine weitere Unterteilung beschreibt anschliessend die verwendeten Elemente einzeln. Darauf folgt eine Diskussion der Messungen und deren Resultate in Kapitel 4.2.

4.1

Aufbau

Wie in Abbildung 13 erkennbar ist, ist die Schaltung mit der sogenannten Spin-Methode aufgebaut [12]. Dies ist ein bei Funkamateuren beliebtes Verfahren fr den Probeaufbau whrend der Entwicklungsphase. Dabei stellt eine Kupferflche die Basis fr alle Masse-Sttzpunkte dar. Die Kontakte der Bauelemente werden direkt, also ohne zustzliche Leitungen oder Leiterbahnen, miteinander verbunden und somit fliegend auf die Masse-Flche montiert. Es knnen auch Inseln aus der Kupferschicht heraus gefrst oder darauf geklebt werden, um weitere Sttzpunkte fr andere Potentiale und Knoten zu erhalten. Durch den kleinen Abstand der Bauelemente zur Masse, werden elektrische Strfelder weitgehend kurzgeschlossen, was die Gefahr von Abstrahlungen reduziert. Versuche haben gezeigt, dass wenn einzelne Schaltungsteile, wie z. B. der Treiber und der MOSFET, auf einer Printplatte neben dem Hauptprint betrieben werden, die Gesamtschaltung nicht mehr funktioniert. Dieses Phnomen ist zu beobachten, obwohl die Teilschaltung einzeln getestet einwandfrei funktioniert. Dadurch zeigt sich, dass die Art des Aufbaus einen sehr grossen Einfluss auf die Funktionstchtigkeit der Schaltung im verwendeten Frequenzbereich hat. Um eine gegenstzliche Kopplung von Spulen zu verhindern, werden diese senkrecht zueinander angeordnet. Alle in der Schaltung benutzten Bauteile sind in der Bestellliste auf dem beigelegten Datentrger im Ordner 6-Print aufgefhrt.

Luftspule Choke-Spule MOSFET Treiber

Abbildung 13: Testaufbau

27.01.2011 EIT Projekt 5

30/50

4.1.1 Speisung Fr die Speisung wird ein Labornetzgert vom Typ PS2403D eingesetzt. Dieses verfgt ber zwei interne Netzgerte mit jeweils 40V und 3A die parallel geschaltet und auf 24 V eingestellt sind. Der in Kapitel 2.2.6 beschriebene Schaltungsteil erzeugt daraus die bentigte Stromquelle. Ein weiteres Labornetzgert wird fr die Speisung des Treibers verwendet, wobei die Spannung auf 7 V eingestellt ist. Hhere Ansteuerspannungen vergrssern die zu berwindende Eingangskapazitt (Abbildung 14) und verringern dadurch die Schaltgeschwindigkeit des MOSFET. Liegt die Spannung jedoch zu tief wird nicht richtig Eingeschaltet und der bergangswiderstand vergrssert sich (Abbildung 15).

Abbildung 14: Gate Charge vs.Gate-to-Source Voltage [13]

Abbildung 15: On-Resistance Vs. Gate Voltage [13]

Das Rechtecksignal fr die Ansteuerung des Treibers, wird mit einem Signalgenerator vom Typ HP 33120A erzeugt. Die Schaltschwelle der Signaleingangsspannung des Treibers betrgt 3.5 V [14], weshalb fr das Rechtecksignal des Generators eine Amplitude und einen Offset von 2 V eingestellt wird. 4.1.2 Luftspule Da die Spulen fr den Schwingkreis des Verstrkers und die fr das Anpassnetzwerk in unserer Schaltung in Serie geschalten sind, knnen deren Werte addiert und als Ersatz eine einzige Spule verwendet werden. Wir haben uns fr eine selber gewickelte einlagige zylindrische Luftspule entschieden, da wir so eine hhere Gte als bei einer Spule mit einem weichmagnetischen Kern erhalten und dadurch keine Ummagnetisierungsverluste entstehen. Fr die Dimensionen dieser Spule wird ein in einem vorhergehenden Projekt programmiertes Tool namens Coilculator verwendet. Durch Eingabe der Betriebsfrequenz, des Leiter- und Spulendurchmessers und der Leitfhigkeit, kann durch variieren der Windungszahl die Induktivitt der Luftspule berechnet werden. Der Coilculator ist auf der Projekt-CD im Ordner 5-Berechnungen beigelegt. Bei der Dimensionierung wird folgendermassen vorgegangen: Zuerst wird der bentigte Leiterquerschnitt unter Bercksichtigung des Skineffekts berechnet. Dies ist ntig, da bei hohen Frequenzen der Strom an die Oberflche gedrngt wird. Dies bedeutet, dass wenn man den Querschnitt des Leiters betrachtet (Abbildung 16), der grsste Teil lediglich im grauen Kreisring fliesst. Dazu wird mit Formel (56) die Skintiefe berechnet [15].

27.01.2011 EIT Projekt 5

31/50

Abbildung 16: Leiterquerschnitt bei Skineffekt

Fr einen Rundleiter, dessen Radius sehr klein gegenber der Lnge, aber deutlich grer als ist, gibt die Tiefe an, bei der die Stromdichte um den Faktor e 1 abgesunken ist. Um die Berechnung zu vereinfachen und weil die Auswahl an standardisierten Leiterquerschnitten klein ist, haben wir angenommen, dass der ganze Strom innerhalb von 1 fliesst. Mit Formel (57) wird der Querschnitt 1 berechnet, wobei fr den Spannungsabfall ber der Spule 0.45 V, fr die Lnge des Leiters 1.3 m und fr die elektrische Leitfhigkeit von Kupfer 59.1 106 s/m verwendet wird. Mit der Formel (8) aus Kapitel 2.2.1 kann der Strom der durch L fliesst berechnet werden. Mit Formel (58) kann der Radius , des nicht durchflossenen Leiterquerschnitt berechnet werden. = 1 2 2 1 = (57)

(56)

(58)

Die gesamte Querschnittsflche kann anschliessend nach Formel (59) berechnet werden und liefert ein Flche von 6.2 mm2. = ( 2 + 1 )2 4 2

(59)

Fr diese Berechnung wurde ein m-File (Leiterquerschnitt.m) erstellt, welches ebenfalls auf dem beigelegten Datentrger im Ordner 5-Berechnungen abgelegt ist.

27.01.2011 EIT Projekt 5

32/50

Damit die Spule nicht sehr lang wird, haben wir einen Innendurchmesser von 3 cm gewhlt. Aus der in Kapitel 2.2.8 berechneten Induktion von 2.4805 und mit den vorher beschriebenen Werten, ergeben sich folgenden Angaben zur Spule (Tabelle 5): Lnge Steigung Innendurchmesser Leiterdurchmesser Windungszahl Induktivitt
Tabelle 5: Daten der Luftspule

54.8 mm 4 mm 3 cm 2.76 mm 2.46 13

Die gewickelte Spule ist mit dem Impedance-Analyser HP 4294A (Sonde: HP 42941A) ausgemessen worden, wobei die gemessene Induktion mit 2.53 auf 5 % stimmte, was fr unsere Anwendung gengt. Die folgenden zwei Abbildungen zeigen die Gte und der Induktionswert der ausgemessenen Luftspule. In Abbildung 17 ist dies ber einen breiten Bereich von 0.1 bis 100 MHz dargestellt. Die blaue Kurve wiederspiegelt den Verlauf der Induktivitt und zeigt, dass die Resonanzfrequenz weit ber dem Einsatzbereich bei 22.8 MHz liegt. Ebenfalls eingezeichnet in rot, ist der Gteverlauf der Luftspule, welcher sein Maximum bei 2.17 MHz einstellt. Fr detaillierte Informationen im relevanten Frequenzbereich steht die Abbildung 18 zur Verfgung. Dieser Ausschnitt von Abbildung 17 zeigt unter anderem, den konstanten Induktivittsverlauf fr den gewnschten Frequenzbereich.

Abbildung 17: Frequenzabhngigkeit der Luftspule

27.01.2011 EIT Projekt 5

33/50

Abbildung 18: Ausschnitt der Frequenzabhngigkeit der Luftspule

4.1.3 Schaltglied (Mosfet) Wie in Kapitel 2.1.2 beschrieben, wird als Schalter ein MOSFET eingesetzt. Die Hauptanforderungen an diesen Schalter sind durch die Schaltungsdimensionierung in Kapitel 2.2.8 gegeben. Dabei knnen die berechneten Werte aus Kapitel 2.2.8 verwendet werden. Der Drain-Strom ergibt sich aus der Formel (49) und betrgt 9.5 A. Das Spannungsmaximum fr die Drain-Spannung entspringt der Formel (51) und betrgt 85.5 V. Weitere Kriterien, um einen mglichst geringen Schaltverluste zu erzielen, sind der Drain-Source Widerstand der mglichst klein sein muss und die Schaltgeschwindigkeit. Letztere ist die Zeit, die der MOSFET braucht, um vom Sperr- in den Durchlassbetrieb zu schalten und sollte in unserem Fall nicht grsser sein, als die Anstiegszeit des zur Ansteuerung des Gates benutzten Signals. In den meisten Datenblttern von MOSFETs ist die Schaltzeit in folgende Teilabschnitte unterteilt (Abbildung 19):

Abbildung 19: Schaltzeiten MOSFET [13]

27.01.2011 EIT Projekt 5

34/50

Da fr unseren Verstrker keine vorgeschriebene Delay-Zeit definiert ist, sind nur und massgebend. Die Zeiten d(on) und d(off) sollten jedoch nahe bei einander liegen, um den Duty-Cycle des Rechtecksignals nicht zu verndern. Die Anstiegszeit des Signals am Gate, kann nhrungsweise wie aus Formel (61) zu entnehmen, ber die Zeitkonstante einer RC Schaltung berechnet werden (60). Die Zeit ist unteranderem von der Gate-Kapazitt abhngig, die somit mglichst klein sein soll. = ( + ) = (60)

Wobei TC die Anzahl Zeitkonstanten ist.

(61)

Der Kapazitt zwischen Drain und Source wird in unserer Schaltung wenig Beachtung geschenkt, da sie parallel zu 1 ist und so bei der Dimensionierung lediglich von ihr subtrahiert werden kann. Wir haben uns fr den IRFB4019PbF entschieden, da dieser eine sehr geringe Eingangskapazitt von 13 nC aufweist und mit 80 m einen geringen bergangswiderstand besitzt [13]. Dies ist ein Kompromissentscheid mit der Prioritt auf die Schaltzeiten. Transistoren mit kleinerem bergangswiderstand haben meist eine grssere Eingangskapazitt und schalten dadurch langsamer. 4.1.4 Treiber Um die Gate-Kapazitt eines Power-MOSFETs gengend schnell zu Laden, reicht die Leistung eines normalen Signalgenerators nicht aus, weshalb ein Treiber zwischen das Steuersignal und das Gate geschalten wird. Dies ist auch gleich das wichtigste Kriterium an den Treiber. Die Anstiegszeit der Gate-Spannung sollte mindestens so schnell wie die des MOSFETs sein [16]. Aus Formel (62) ist zu entnehmen, dass diese Zeit von der Treiberspannung, dem Treiberspitzenstrom und von der Gate-Kapazitt des MOSFETs abhngt. =

(62)

Dies fhrt zum nchsten Kriterium, dem Treiberspitzenstrom. Dieser kann aus Formel (64) mit der Beziehung (63) nach (64) berechnet werden. = = (63)

(64)

Fr die Berechnung des Treiberspitzenstroms, wird die Anstiegszeit des Signalgenerators zur Ansteuerung des Treibers fr = 14 ns eingesetzt. Die Gateladung wird aus dem Datenblatt des
27.01.2011 EIT Projekt 5

35/50

MOSFETs entnommen und entspricht max. 20 nC [13]. Dies ergibt ein Treiberspitzenstrom von 1.43 A. Die meisten Treiber sind durch den Treiberspitzenstrom und die Zeit fr das Laden einer bestimmten Gate-Kapazitt spezifiziert (Treibfhigkeit). Fr den gewhlten MOSFET mit einer Eingangskapazitt von 800 pF und der zuvor beschriebenen Anstiegszeit von 14 ns, entspricht dies einer Treibfhigkeit von 800 nF < 14 ns [13].Diese Angaben reichen jedoch nicht aus, wenn der Treiber mit Frequenzen fr die unsere Schaltung konzipiert ist, betrieben wird. Dies ist, weil die Leistung die im Treiber abfllt, auch von der Betriebsfrequenz abhngig ist (65). = (65)

Wegen dieser Beziehung, muss die Wrmeentwicklung pro Watt des Treibers, bei der Wahl des Gehuses mit einbezogen werden. Um parasitre Induktionen zu vermindern, mssen die Verbindungen zwischen Treiber und MOSFET mglichst kurz sein, da es sonst zu einem Schwingen dieses Schaltungsteil kommen kann. Fr die Treibereingangsspannung wird 7 V gewhlt, da die Eingangsladung des MOSFET von der Gate-Spannung abhngig ist. Da bei unserer Schaltung der Source-Anschluss des MOSFETs direkt mit der Masse verbunden ist, wird ein Low-Side Treiber eingesetzt. Damit die Funktion der gesamten Schaltung nicht von der Performance des Treibers abhngt, haben wir uns fr den berdimensionierten Treiber IXDD408YI von IXYS entschieden. Dessen Treiberspitzenstrom betrgt 8 A und die Treibfhigkeit ist 2500pF < 15 ns [14]. 4.1.5 Kondensatoren Auf Grund der hohen Frequenzen, fr die unsere Schaltung konzipiert ist, kommen lediglich Glimmer- oder Keramikkondensatoren in Frage. Da bei unserem Frequenzbereich zwischen 3.5 und 3.6 MHz die Keramikkondesatoren ausreichend gut arbeiten und diese einfacher und gnstiger besorgt werden knnen, haben wir uns fr diese entschieden. Als Dielektrikum eignet sich der Werkstoff NP0/C0G bei dem die Kapazitt in unserem Frequenzbereich fast unabhngig von der Frequenz ist (Abbildung 20). Diese Kondensatoren haben auch nahezu keine Temperaturabhngigkeit der Kapazitt [17].

Abbildung 20: Abhngigkeit der Kapazitt von der Frequenz bei verschiedenen Dielektrikum [17]

27.01.2011 EIT Projekt 5

36/50

Fr den Spannungsbereich von 100 bis 500V, erhlt man diese Kondensatoren mit Werten zwischen wenigen pF bis ca. ein F. Wir haben uns fr SMD-Kondensatoren entschieden, da diese sich fr den Printaufbau mit der Spin-Methode gut eignen. Durch Parallelschalten der Kapazitten knnen die im Kapitel 2.2.8 berechneten Werte sehr genau erreicht werden. Da 1 parallel zu der DrainSource Kapazitt des MOSFET geschalten ist, kann letztere von dem berechneten Wert fr 1 subtrahiert werden. Folgende Bauteilkombinationen werden verwendet: C1 C CE
Tabelle 6: Bauteildimensionsvergleich

Berechneter Wert [nF] 1.982- 0.055 = 1.927 1.2201 2.9792

Verwendete Bauteile [nF] 1.5 parallel 0.330 = 1.830 1 parallel 0.22 = 1.22 1.5 parallel 1.5 = 3

4.2

Messungen

Fr die Messungen an der Schaltung wird ein digitales Oszilloskop vom Typ Tektronix TDS 3014B mit einer Stromzange vom Typ Tektronix TCP 202 eingesetzt. Wie bereits in Kapitel 3.1 beschrieben, geben der Spannungs- und der Stromverlauf am Drain-Anschluss und am Lastwiderstand am meisten Aufschluss darber, wie gut der Klasse-E-Verstrker abgestimmt ist. Es ist uns jedoch nicht gelungen den Drain-Strom zu messen, denn sobald der Drain-Anschluss des MOSFETs ber ein Stck Draht (fr die Stromzange) mit dem Rest der Schaltung verbunden wurde, fing die Schaltung an zu schwingen. Es wird nun darauf verzichtet, da die Einhaltung der ZVS-Bedingungen durch den Verlauf der Drain-Spannung ebenfalls ersichtlich ist. Die Messungen der Leistungen, werden aus den Abtastwerten des digitalen Oszilloskops berechnet. Dabei wird jeweils der Spannungs- und Stromverlauf fr ca. 4 Perioden auf dem Display angezeigt und gestoppt. Die einzelnen Werte dieser dargestellten Kurven, das sind pro Kanal 10000 Werte, knnen anschliessend fr die Weiterverarbeitung an einen Computer gesendet werden. Da die Stromzange ein Delay von mehreren Nanosekunden aufweist, mssen die Werte des Stroms noch in der Zeit verschoben werden. Es wird angenommen, dass der Lastwiderstand rein ohmsch ist und dadurch keine Phasenverschiebung zwischen Spannung und Strom gibt. Das Delay der Stromzange entspricht nun der Zeitdifferenz zwischen den Nulldurchgngen des Stroms und der Spannung die am Lastwiderstand anliegen. Aus der Abtastrade von 5 GHz des Oszilloskops und der Delay-Zeit der Stromzange kann der Wert fr die Verschiebung der Stromwerte berechnet werden. Die Zeitdifferenz der Nulldurchgnge liegt bei ca. 9.8 ns, was bei der beschriebenen Abtastrate eine Verschiebung von 49 Abtastwerten bedeutet. Die Leistung kann nun nach Farmel (66) berechnet werden. 1 1 = [] [ + 49]
=1

(66)

Da die Dmpfung des Signals der Stromsonde von der Frequenz abhngt und so die Genauigkeit der Spannungssonde hher ist, wird die mit Formel (66) berechnete Leistung mit der Leistung aus Formel (67) verglichen. Fr die Berechnung werden die aus den Abtastwerten berechnete Effektivspannung und der Wert des Lastwiderstands verwendet.

27.01.2011 EIT Projekt 5

37/50

Es zeigt sich, dass die Leistung von 2 , in unserem Frequenzbereich, um den Faktor 1.06 -1.07 grsser ist, als die von 1 . Um dies zu kompensieren, werden alle gemessenen Leistungen mit diesem Faktor multipliziert. 4.2.1 Tuning Da die Schaltung mit den von uns berechneten und ausgewhlten Bauteilen gut funktionierte, wird auf eine Feineinstellung verzichtet. Fr die Verhaltensweise der einzelnen Spannungen und Strme auf unterschiedliche Werte der Bauteile, wird auf das Kapitel 2.2 verwiesen. Die in Abbildung 21 gezeigte Grafik, veranschaulicht das Einstellen des Verstrkers mit Hilfe der Drain-Spannung.

2 2 =

(67)

Abbildung 21: manuelle Schaltungsabstimmung

27.01.2011 EIT Projekt 5

38/50

Ergebnisse

Die in den nchsten zwei Abbildungen zusehenden Spannungs- und Stromverlufe, zeigen, dass der Prototyp funktioniert. In Abbildung 22 ist die Spannung ber dem Schaltglied (CH4) zu sehen. Ebenfalls wird die Schaltspannung am Eingang des Transistors (CH3) angezeigt. Es ist ersichtlich, dass die Drain-Spannung kurz bevor der MOSFET durchschaltet den Wert Null erreicht (ZVS). Diese Messung wurde bei einer Frequenz von 3.55 MHz durchgefhrt. Der zeitliche Verlauf fr die Frequenzen 3.5 und 3.6 MHz hneln dem Verlauf aus Abbildung 22 und sind im Anhang, sowie auf der Projekt-CD im Ordner 8-Messungen zu finden.

Abbildung 22: Spannungsverlauf ber dem Schaltglied

In Abbildung 23 sind die Spannung (CH3) und der Strom (CH2) ber dem Lastwiderstand zu sehen. Beide Kurven haben einen sinusfrmigen Verlauf bei einer Frequenz von 3.55 MHz. Der Phasenunterschied ist auf die Delay-Zeit der Stromzange von ca. 10 ns zurckzufhren.

27.01.2011 EIT Projekt 5

39/50

Abbildung 23: Signalverlauf in der Lastimpedanz

Der Verlauf der Speisespannung (CH3) am DC-Quellenausgang (Abbildung 24) ist nicht optimal. Wir versuchten mit div. Keramikkondensatoren mit Werten zwischen wenigen 100 nF und ein paar pF die Spannung zu gltten, was jedoch nicht gelang. Zustzlich werden in der folgenden Abbildung der Strom am Verstrkereingang (CH2) und die Gate-Spannung (CH4) angezeigt.

Abbildung 24: DC-Speisespannungsverlauf

27.01.2011 EIT Projekt 5

40/50

Um zu berprfen, ob der gebaute Prototyp die vorgegebenen Ziele des Projektauftrages erfllt, werden die Eingangs- und Ausgansleistung bei den Frequenzen 3.5, 3.55, 3.6 MHz mit einander verglichen. Die Messungen wurden wie im Kapitel 4.2 beschrieben durchgefhrt. Dabei setzt sich die Eingangsleistung aus den Leistungen der beiden DC-Quellen zusammen, wobei eine fr den Verstrkereingang ,1 und die andere fr den Treiber ,2 steht. Diese beiden Leistungen zur Eingangsleistung zusammengesetzt, bilden zusammen mit der Ausgangsleistung den Wirkungsgrad . Dies ist durch Formel (68) beschrieben. = (68)

5.1

Leistungen bei der Frequenz 3.5 MHz


,1 71.9 W ,2 0.4 W 72.3 W 66.9 W 3.5 0.925

Der Wirkungsgrad bei der Frequenz 3.5 MHz betrgt 92.5%. Die Eingangs- und Ausgangsleistung sind aus Tabelle 7 zu entnehmen.

Tabelle 7: Wirkungsgrad bei 3.5MHz

5.2

Leistungen bei der Frequenz 3.55 MHz


,1 71.1 W ,2 0.4 W 71.5 W 66.0 W 3.55 0.923

In der folgenden Tabelle 8 sind die Resultate aus der 3.55 MHzMessung aufgelistet, dabei stellt sich ein Wirkungsgrad von 92.3% ein.

Tabelle 8: Wirkungsgrad bei 3.55MHz

5.3

Leistungen bei der Frequenz 3.6 MHz


,1 53.1 W ,2 0.4 W 53.5 W 48.4 W 3.6 0.905

Die Tabelle 9 zeigt die Werte der Leistungsmessung bei 3.6 MHz, wobei der Wirkungsgrad 90.5% betrgt.

Tabelle 9: Wirkungsgrad bei 3.6MHz

5.4

Leistungsmittelwert im Frequenzbereich 3.5-3.6 MHz

Um einen Gesamtberblick fr die Leistung und den Wirkungsgrad im Frequenzbereich 3.5-3.6 MHz zu erhalten, wurde der Mittelwert der in Kapitel 5.1 bis 5.3 dargestellten Messresultate berechnet. Die Werte sind der Tabelle 10 zu entnehmen.
27.01.2011 EIT Projekt 5

41/50

Tabelle 10: Durchschnittlicher Wirkungsgrad im Frequenzbereich 3.5-3.6MHz

65.8 W

60.4 W

0.918

Die Resultate der Messungen zeigen, dass ausser bei einer Frequenz von 3.6 MHz, die Mindestanforderungen an die Ausgangsleistung und den Wirkungsgrad, erreicht werden konnten. Dies zeigt, dass die Ein- und Ausgangsleistung von der Betriebsfrequenz abhngig ist. Bemerkenswert ist, dass die erzielten Resultate ohne eine Feineinstellung der Schaltung erzielt worden sind.

27.01.2011 EIT Projekt 5

42/50

Zusammenfassung und Ausblick

Bei der Vorstellung der verschiedenen Verstrkerklassen im ersten Kapitel, zeigt sich, dass der nichtlineare Verstrker der Klasse E mit einem theoretischen Wirkungsgrad von 100% der bislang effizienteste Verstrkertyp ist und im Nominalbetrieb sogar keine Hochfrequenten Strungen wie beim Verstrker der Klasse D auftreten. Dies ist durch die ZDS-Bedingung gegeben, welche das Leistungslose Schalten der ZVS-Bedingung erweitert. Dies ist zusammen mit den Herleitungen der Dimensionierungsformeln im zweiten Kapitel angesiedelt. Die Formeln beziehen sich auf einen Verstrker, der fr die Verstrkung von Rechtecksignalen mit einem duty cycle von 50% ausgelegt. Wer sich aber nicht fr die theoretischen Grundlagen und Herleitungen interessiert, findet direkt in Kapitel 2.2.8 alle relevanten Formeln zur Dimensionierung eines Klasse-E-Verstrkers. Fr das Verstndnis und die Auswirkungen der einzelnen Elemente empfiehlt sich aber die Simulationen aus Kapitel 3 vor dem Bau eines Prototyps durchzufhren. Die Simulation auf die Aufgabestellung angewendet liefert eine Ausgangsleistung von 75W mit einem Wirkungsgrad von 94%. Der Prototyp, welcher whrend dieses Projektes entstanden ist, liefert eine Ausgangsleistung von 60W bei einem Wirkungsgrad von 91%. Hinzuzufgen ist, dass fr den Aufbau des Prototyps die sogenannten Spin-Methode benutzt wird, bei der alle Bauteile mit mglichst kurzen Verbindungen auf eine Kupferplatte (Ground) geltet werden. Dies ist eine beliebte Aufbaumethode in der HF-Technik. Dabei ist darauf zu achten, dass das Abkapseln einzelner Teilschaltungen die ganze Schaltung stren kann. Ein weiterer Punkt ist, dass die verwendeten Bauelemente den Anforderungen der HFTechnik standhalten. Fr den Prototyp heisst das, dass die Induktivitt des Schwingkreises und des Anpassnetzwerks, durch eine selbst gewickelte Luftspule mit hoher Gte realisiert ist. Zur Dimensionierung der Spulengeometrie wird ein Tool zur Berechnung von Luftspulen benutzt. Dies erzielte eine Genauigkeit der Induktivitt von 10%, was fr diese Schaltung ein guter Startwert ist. Als Schaltglied wird ein MOSFET eingesetzt. Dieser Teil der Schaltung muss besonders hohen Anforderungen, welche sich auf die Berechnungen in Kapitel 2.2.8 sttzen, gerecht werden. Um die Verluste ber dem Schaltglied zu minimieren, mssen die Werte fr den und die Schaltzeiten mglichst klein sein. Um diese Schaltzeiten kurz zu halten, muss der MOSFET, wegen der relativ hohen Gate-Kapazitt, ber einen Treiber angesteuert werden. Dazu ist es wichtig darauf zu achten, dass die Verbindungen dieser zwei Bauteile mglichst kurz sind. Die Kapazitten werden mit Keramikkondensatoren mit dem Dielektrikum NP0/C0G realisiert und mssen eine hohe Spannungsfestigkeit aufweisen. Abschliessend steht fest, dass die gegebenen Anforderungen erreicht werden konnten und aus dieser Projektarbeit ein lauffhiger Verstrkerprototyp hervorgegangen ist, welcher als solide Grundlage fr Weiterentwicklungen und Optimierungen zur Verfgung steht. Der bersicht halber ist der Ausblick in verschiedene kleine Kapitel unterteilt. Diese Unterkapitel beinhalten Optimierungsvorschlge, listen Weiterentwicklungspotential auf oder beschreiben welcher Teil der Schaltung Probleme bereitet hat und deshalb noch weiter untersucht werden msste. Tuning/Anpassungen Aus Zeitgrnden wurde auf eine Feineinstellung des Verstrkers verzichten. Durch das Variieren der Werte des Anpassnetzwerks, insbesondere der Kapazitt C1, knnte die ZVS- und ZDSBedingungen genauer erreicht und so der Wirkungsgrad erhht werden. Da die Ein- und Ausgangsleistung von der Frequenz abhngig ist, erreicht der Verstrker bei 3.6 MHz die geforderten 50 W am Ausgang nicht. Eine Anpassung der Schaltung, um die Abhngigkeit der Leistung von der Frequenz zu verkleinern oder zu eliminieren, wre erstrebenswert.

27.01.2011 EIT Projekt 5

43/50

Messung Die Messungen der Leistungen sollten mit einer anderen Messmethode verifiziert werden. Wie genau der in Kapitel 4.2 beschriebene Faktor der Stromabweichung auch fr den Eingangsstrom gilt, wurde nicht untersucht. Ebenfalls hilfreich wre eine komplette Ausmessung der Schaltung mit einem Frequenzanalysator, wodurch eventuelle Fehlanpassungen der Last schnell sichtbar wrden. Speisung Wie aus Abbildung 24 hervorgeht, ist die Spannung ber dem Eingang des Verstrkers nicht konstant. Die Ursache fr dieses Problem kann jedoch noch nicht mit Sicherheit angegeben werden. Vermutet werden AC-Rckkopplungen aus dem Anpassnetzwerk, welche von der Spule nicht ausreichend blockiert werden und die Speisung zu stark belasten. Als Lsungsansatz wird eine andere Drosselspule oder den Einsatz einer robusteren Speisung vorgeschlagen. Als Weiterentwicklung in diesem Bereich wre ein DC/DC-Konverter fr die Speisung des Verstrkers denkbar. Dieser wrde einen Betrieb mit unterschiedlichen Spannungen erlauben. Eine autonome Speisung ber Batterien ist ebenfalls ein interessanter Ansatzpunkt. Ein weiterer wichtiger Punkt ist der Ansatz der Speisemodulation, wodurch der Verstrker in der Lage wre, Signale mit Informationsgehalt in der Amplitude, zu verstrken. Dabei muss auch die Abhngigkeit der Ausgansleistung von der Frequenz, mit einbezogen werden. Lastwiderstand Durch die Verwendung einer Dummy Last mit einem Dmpfungsglied am Ausgang, knnte die Spektrale Leistungsdichte des Ausgangssignal untersucht werden. MOSFET und Treiberschaltung

Da der Verstrkerprototyp lediglich mit einem MOSFET getestet wurde, knnte durch die Wahl eines anderen Typs mit kleinerem und kleinerer Gate-Kapazitt, die Verlustleistung ber dem Schaltglied verringert werden. Eine Parallel- oder Serieschaltung von MOSFETs wre auch ein denkbarer Ansatz, um die Verluste weiter zu minimieren. Die Berechnungen fr den Treiber zeigen, dass die Wahl eines Treibers mit kleinerem Peak Strom mglich sein msste. Dies wurde jedoch noch nicht weiter verfolgt. Schutzschaltungen Dieser Verstrker reagiert sehr empfindlich auf Lastimpedanznderungen, wenn diese zu stark vom berechneten Wert abweicht, ist der Schwingkreis nicht mehr abgestimmt und die ZVS- und ZDSBedingung sind nicht mehr erfllt. Dies bedeutet, dass das Schaltglied nicht mehr leistungslos Schalten kann und somit thermisch berlastet wird. Ebenfalls knnen auftretende Spannungs- und Stromspitzen nicht mehr den berechneten Spezifikationen entsprechen und das Schaltglied zerstren. Dieser Schutz knnte durch Messen des Stehwellenverhltnisses oder einer Mosfettemperaturberwachung realisiert werden. Dies ist aber aus Zeitgrnden in unserem Prototypen nicht implementiert.

27.01.2011 EIT Projekt 5

44/50

Literaturverzeichnis

[1] Steve C. Cripps, RF Power Amplifiers for Wireless Communications, 2nd ed. Norwood, MA, USA: Artech House , 2006. [2] Klaus Lipinski. (2010, Oktober) ITWissen.info. [Online]. http://www.itwissen.info/definition/lexikon/Verstaerker-Klasse-amplifier-class.html [3] Wikimedia. (2010, November) Endstufe (Elektrotechnik) http://de.wikipedia.org/wiki/Endstufe_%28Elektrotechnik%29 Wikipedia. [Online].

[4] Marian K. Kazimierczuk, RF power amplifiers. Chichester, West Sussex, U.K.: Wiley, 2008. [5] Nathan O. Sokal and Alan D. Sokal, "Class E-A new class of high-efficiency tuned singleended switching power amplifiers," Solid-State Circuits, IEEE Journal of, 0018-9200, 1975. [6] "Collector Amplitude Modulation of the Class E Tuned Power Amplifier," IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. CAS-31, no. 6, pp. 543-549, June 1984. [7] Wikimedia. (2010, September) Frequenzband http://de.wikipedia.org/wiki/Frequenzband [8] Wikimedia. (2010, September) 80-Meter-Band http://de.wikipedia.org/wiki/80-Meter-Band Wikipedia. Wikipedia. [Online]. [Online].

[9] Tadashi Suetsugu and Marian K. Kazimierczuk, "Off-Nominal Operation of Class-E Amplifier at Any Duty Ratio," IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. 53, no. 7, pp. 1389-1397, June 2007. [10] Ian Hunter, Theory and design of microwave filters, 1st ed. Stevenage, England: Institution of Electrical Engineers, 2001. [11] Chris Bowick, RF Circuit Design. Burlington: Butterworth Heinemann, 2007, vol. 2. [12] Von Gert Baars, "HF-Schaltungen bauen," Elektor, pp. 34-37, September 2003. [13] International Rectifier. (2010, November) International http://www.irf.com/product-info/datasheets/data/irfb4019pbf.pdf [14] IXYS. (2001) IXYS. http://www.ixyspower.com/store/PartDetails.aspx?r=0&pid=3455 [15] Wikimedia. (2010, Oktober) http://de.wikipedia.org/wiki/Skin-Effekt Skineffekt Wikipedia. Rectifier. [Online]. [Online]. [Online].

[16] Laszlo Balogh. (2006, Juni) Analog, Embedded Processing, Semiconductor Company, Texas Instruments. [Online]. http://focus.ti.com/lit/ml/slup169/slup169.pdf [17] Wikimedia. (2011, Januar) Keramikkondensator http://de.wikipedia.org/wiki/Keramikkondensator Wikipedia. [Online].

[18] Tadashi Suetsugu and Marian K. Kazimierczuk, "Analysis and Design of Class E Amplifier
27.01.2011 EIT Projekt 5

45/50

With Shunt Capacitance Composed of Nonlinear and Linear Capacitances," IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. 51, no. 7, pp. 1261-1268, July 2006. [19] Nathan O. Sokal, "Class-E RF Power Amplifiers," QEX, pp. 9-20, Jan/Feb 2001. [20] Vrej Barkhordarian. (2010, Oktober) Vrej Barkhordarian, International Rectifier, El Segundo, Ca. [Online]. http://www.irf.com/technical-info/appnotes/mosfet.pdf [21] Andreas Friesecke , Die Audio-Enzyklopdie : ein Nachschlagewerk fr Tontechniker. Mnchen: Saur, 2007.

27.01.2011 EIT Projekt 5

46/50

Ordnerbersicht CD-ROM
Anpassnetzwerk Grundlagen Lastnetzwerk MOSFET L_RFC MOSFET Treiber

1-Literatur

2-Projektmanagement 3-Berichte 4-Simulationen FETsymulationen Guete 5-Berechnungen 6-Print Bilder Layout 7-Datasheet 8-Messungen Prototyp Spulen 9-Webauftritt

27.01.2011 EIT Projekt 5

47/50

Anhang

Es befinden sich alle weiterfhrenden Dokumente und Dateien auf der beigelegten CD-ROM (siehe dazu 8 Ordnerbersicht CD-ROM). Wichtige Dokumente sind ausserdem hier im Anhang in den nachfolgenden Kapiteln aufgefhrt, da diese dem Leser einfach zugnglich sein sollen.

27.01.2011 EIT Projekt 5

48/50

9.1

Messungen bei 3.5 MHz

In den folgenden vier Abbildungen sind die Referenzmessungen bei 3.5 MHz aufgefhrt. Abbildung 25 zeigt den zeitlichen Verlauf der Drain-Gate-Spannung. In Abbildung 26 ist der Spannungsund Stromverlauf im Lastwiderstand zu sehen. Die Speisespannung und der dazugehrende Stromverlauf ist in Abbildung 28 aufgefhrt. Der Strom- und Spannungsverlauf des Treibers wird in Abbildung 27 dargestellt.

Abbildung 25: Drain-Gate-Spannung bei 3.5 MHz

Abbildung 26: Spannungs- und Stromverlauf in der Last bei 3.5 MHz

Abbildung 27: Strom- und Spannungsverlauf des Treibers bei 3.5 MHz

Abbildung 28: Speisespannung und Strom bei 3.5 MHz

27.01.2011 EIT Projekt 5

49/50

9.2

Messungen bei 3.6 MHz

In den folgenden vier Abbildungen sind die Referenzmessungen bei 3.6 MHz aufgefhrt. Abbildung 29 zeigt den zeitlichen Verlauf der Drain-Gate-Spannung. In Abbildung 30 ist der Spannungsund Stromverlauf im Lastwiderstand zu sehen. Die Speisespannung und der dazugehrende Stromverlauf ist in Abbildung 32 aufgefhrt. Der Strom- und Spannungsverlauf des Treibers wird in Abbildung 31 dargestellt.

Abbildung 29: Drain-Gate-Spannung bei 3.6 MHz

Abbildung 30: Spannungs- und Stromverlauf in der Last bei 3.6 MHz

Abbildung 31: Strom- und Spannungsverlauf des Treibers bei 3.6 MHz

Abbildung 32: Speisespannung und Strom bei 3.6 MHz

27.01.2011 EIT Projekt 5

50/50