Anda di halaman 1dari 8

P1_T3

P2_T3

P1.- Represntese el nmero 3842(10 en los siguientes cdigos de numeracin a) Binario puro b) Octal c) Hexadecimal

a) Binario puro. 384210=1111000000102


X 3842 1921 960 480 240 X/2= 1921 960 480 240 120 60 30 15 7 3 1 Resto 0 1 0 0 0 0 0 0 1 1 1 P2.- Dados los nmeros A y B, codificados en binario puro: A= 00100101 y B= 10011011. Se pide: a) Exprsense los nmeros A y B en hexadecimal.

b) Octal 384210=74028
X 3842 480 60 X/8= 480 60 7 Resto 2 0 4

A= 0010 0101 = 2516 y B= 1001 1011 = 9B16


b) Exprsense los nmeros A y B en octal Se dividen en grupos de 3 bits y se traduce: A= 00 100 101 = 0458 B= 10 011 011 = 2338 c) Cul es el valor que contendran dichos nmeros si considersemos que representan dos nmeros en formato BCD-8421? Se dividen en grupos de 4 bits y se traduce: A= 0010 0101 = 25BCD B= 1001 1011 = 9? BCD NO SE PUEDE

c) Hexadecimal 384210 = F0216


X 3842 240 X/16= 240 15=F Resto 2 0

120 60 30 15 7 3

d) Cules son los valores de los nmeros binarios A y B calculados mediante la expresin algebraica correspondiente?

P2_T3

A= 00100101 =1*20+0*21+1*22+0*23+0*24+1*25 = =1+4+32= 3710 B= 10011011 =1*20+1*21+0*22+1*23+1*24+0*25+0*26+1*27= =1+2+8+16+128 = 15510


e) Indquese el rango de representacin de los nmeros codificados en binario puro con n bits. Particularice el rango de representacin para 8 bits

Rango de representacin= Intervalo entre el mayor y el menor nmero representable Con n bits: [0,2n-1] Con 8 bits: [0,28-1]= [0,255]
Potencias de 2: 1, 2, 4, 8, 16, 32, 64, 128

P3.- Constryase un sistema que calcule el cuadrado del nmero que se presente en su entrada. Los nmeros de entrada estn codificados en complemento a dos, con tres bits; la salida de dicho sistema tambin est codificada en complemento a dos. Obtngase: a) El rango de representacin de nmeros que se pueden obtener con 3 bits en complemento a dos. b) El nmero mximo en decimal que puede obtenerse a la salida del sistema. c) El nmero de bits que debe tener la salida. d) La tabla de verdad y la expresin simplificada de las salidas. e) El circuito construido con puertas AND, OR y NOT.

P3_T3

P3_T3

d) La tabla de verdad y la expresin simplificada de las salidas.

P3_T3

a) El rango de representacin de nmeros que se pueden obtener con 3 bits en complemento a dos.
n-1 2 3-1 3-1 n-1

b) El nmero mximo en decimal que puede obtenerse a la salida del sistema. (-4)2 =16 c) El nmero de bits que debe tener la salida. 5 bits y el bit de signo magnitud:1610 = 10000 6 bits

e) El circuito construido con puertas AND, OR y NOT.

P3_T3

P4_T3

3 2 1 0 1 0

2 2

1 1

0 0

2 2

1 1

0 0

0 1 0

1 0

P4. Dados los nmeros binarios A y B, A = 10001011 y B = 10100001. a) Indquese el valor de A y B, si los cdigos dados representasen nmeros en signo-magnitud y en complemento a 2. b) Indquese los rangos de representacin de los nmeros representados en signo-magnitud y complemento a 2, con n bits. c) Obtngase A y B de los nmeros binarios dados. d) Indquese que valores representan los nmeros A y B en signo magnitud y complemento a dos. e) Realcese la suma binaria, Sb, de los nmeros A y B. f) Indquese qu valor representa el nmero Sb en complemento a dos g) El valor Sb corresponde con el resultado de la resta entre A y B (A-B) en complemento a dos? Si no corresponde, indquense las correcciones que deberan realizarse para que el resultado fuese correcto. h) Suponiendo que se utilizan palabras de 12 bits y que los nmeros del enunciado corresponden a cdigos en complemento a 2, realcese la extensin de signo de los nmeros A y B.

A = 10001011 y B = 10100001
a) Indquese el valor de A y B, si los cdigos dados representasen nmeros en signo-magnitud y en complemento a 2. signo-magnitud:

P4_T3

b) Indquese los rangos de representacin de los nmeros representados en signo-magnitud y complemento a 2, con n bits.

P4_T3

A=10001011; V(A)= 1x20+1x21+1x23= -11 B=10100001; V(B)= 1x20+1x25= - 33

RANGO DE REPRESENTACIN en signo-magnitud: [-2n-1+1, 2n-1-1], [-(28-1-1), 28-1-1] = [- 127, 127] CA2: [-2n-1, 2n-1-1], [-28-1, 28-1-1] = [- 128, 127]
c) Obtngase A y B de los nmeros binarios dados (A=10001011; B=10100001)

complemento a 2:

V(A)=(1x20+1x21+1x23) (28-1) = -117 V(B)=(1x20 +1x25) (28-1) = - 95

A= 01110100

B=01011110

d) Indquese que valores representan los nmeros A y B en signo magnitud y complemento a dos.
SIGNOMAGNITUD

CA2

Potencias de 2x: 1, 2, 4, 8, 16, 32, 64, 128

01110100; V(A)= 1x22+1x24+1x25+1x26= + 116 01011110; V(B)= 1x21+1x22+1x23+1x24+1x26= + 94 01110100; V(A)= 1x22+1x24+1x25+1x26= + 116 01011110; V(B)= 1x21+1x22+1x23+1x24+1x26= + 94

e) Realcese la suma binaria, Sb, de los nmeros A y B.

P4_T3

P4_T3

1111 Acarreo A = 10001011 +B = 01011110 11101001


f) Indquese qu valor representa el nmero Sb en complemento a dos

h) Suponiendo que se utilizan palabras de 12 bits y que los nmeros del enunciado corresponden a cdigos en complemento a 2, realcese la extensin de signo de los nmeros A y B.

A = 10001011 B = 10100001

111110001011 111110100001

Sb=11101001; V(Sb)= 1x20+1x23+1x25+1x26 1x27= 1+8+32+64-128=-23


g) El valor Sb corresponde con el resultado de la resta entre A y B (A-B) en complemento a dos? Si no corresponde, indquense las correcciones que deberan realizarse para que el resultado fuese correcto.

11111 Acarreo No coincide. Habra que sumar 1 (el que se suma A = 10001011 para hacer un n negativo +B(CA2) = 01011111 en CA2) Rb 11101010 V(Rb) = 26 + 25+ 23 + 21 (28-1) = (64+32+8+2) 128 = -22

P5.- Se desea realizar un circuito sumador/restador de nmeros de dos bits representados en C2. Suponiendo que el resultado R tambin venga expresado en C2 con dos bits, que los nmeros se representan de la forma B= b1 b0 A= a1 a0 R= r1 r0 y que la operacin se expresa del siguiente modo R = BA; se pide: a) Realcese el diseo lgico del tal circuito, utilizando sumadores totales y puertas lgicas, e indicando claramente todas las conexiones, entradas y salidas del mismo. b) En el sumador/restador del apartado anterior, en caso de realizar solamente sumas, el desbordamiento puede detectarse mediante la funcin lgica D = b 1 a 1 r1 + b1 a1 r 1 Constryase el circuito combinacional que implementa la funcin D, utilizando puertas lgicas. c) El rango de representacin de los nmeros de n bits en complemento a 2. Qu resultados se obtendran en las salidas del circuito del apartado a) para los casos de la tabla adjunta? En que casos habr desbordamiento?

P5_T3

a) Realcese el diseo lgico del tal circuito, utilizando sumadores totales y puertas lgicas, e indicando claramente todas las conexiones, entradas y salidas del mismo.
Cin a b

P5_T3

R = BA
FA

Cout

Cin = 0 en SUMA Cin = 1 en RESTA

b) En el sumador/restador del apartado anterior, en caso de realizar solamente sumas, el desbordamiento puede detectarse mediante la funcin lgica D = b 1 a 1 r1 + b1 a1 r 1 Constryase el circuito combinacional que implementa la funcin D, utilizando puertas lgicas.

P5_T3

c) El rango de representacin de los nmeros de n bits en complemento a 2. Qu resultados se obtendran en las salidas del circuito del apartado a) para los casos de la tabla adjunta? En que casos habr desbordamiento?

P5_T3

RANGO DE REPRESENTACIN en CA2: [-2n-1, 2n-1-1]


B (en C2) b1 b0 operacin Suma/resta A (en C2) a1 a0 R (en C2) r1 r0 Desbordamiento D

0 0 0 0

1 1 1 1

+ + -

0 1 1 0

1 1 0 0

1 0 1 0

0 0 1 1

1 0 0 0

01 Acarreo 01 (+1) + 01 (+1) 10 (+2) Ci Ci -1 D=1

11 Acarreo 01 (+1) + 11 (-1) 00 (+0) Ci =Ci -1 D=0

01 (+1) 01 (+1) - 10 -(-2) - 00 (0) 11 (+3) 01 (+1) OVERFLOW

B (en C2)

operacin Suma/ resta

A (en C2)

R (en C2)

Desbordamiento

P5_T3

b1 b0 0 0 0 0 1 1 1 1

a1 0 1 1 0

a0 1 1 0 0

r1 1 0 1 0

r0 0 0 1 1

D 1 0 0 0

+ + -

P6.- Se desea construir un dispositivo hardware que genere la funcin trigonomtrica y = sen(x), para los valores de entrada, x, y salida y, indicados en la tabla adjunta. Se considerar que los valores de la salida son nmeros enteros; es decir, valores aproximados, con un solo bit de precisin y multiplicados por 10. x x (en grados) x x Se pide:
2 1 0

P6_T3

y 0 7 10 7 -0 -7 -10 -7

01 Acarreo 01 (+1) + 01 (+1) 10 (+2) Ci Ci -1 D=1 D = C2 C1 = 1

a) Represntese en formato signo/magnitud los valores de la salida y, para todas las posibles combinaciones de la entrada x, con el nmero mnimo de bits. b) Indquese el rango de representacin de los nmeros en formato signo/magnitud, sealando una desventaja de este tipo de representacin. c) Obtnganse las funciones lgicas resultantes del bit de signo y los de la magnitud. d) Desarrllense las funciones lgicas del bit de signo y del bit ms significativo de la magnitud, mediante el Teorema de Expansin de Shannon, considerando las variables de expansin x2 y x1.

0 45 90 135 180 225 270 315

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

a) Represntese en formato signo/magnitud los valores de la salida y, para todas las posibles combinaciones de la entrada x, con el nmero mnimo de bits.

P6_T3

a) En formato signo/magnitud: 1 bit de signo y para magnitud mxima de 10 1010 4 bits

b) Indquese el rango de representacin de los nmeros en formato signo/magnitud, sealando una desventaja de este tipo de representacin.

P6_T3

N=5, Positivos: 0 2n-1-1 0 a 25-1-1= 15 -0 a -15 Negativos: -0 -2n-1-1


c) Obtnganse las funciones lgicas resultantes del bit de signo y los de la magnitud.

P6_T3

P7_T3

d) Desarrllense las funciones lgicas del bit de signo y del bit ms significativo de la magnitud, mediante el Teorema de Expansin de Shannon, considerando las variables de expansin x2 y x1.

2 1

2 1

2 1

2 1

P7.- Se desea disear un circuito combinacional, que sea capaz de sumar o restar dos nmeros A y B, representados en binario natural. La operacin, se gestionar mediante una seal de control X, de forma que si X = 0 se realiza la suma (A+B) y si X = 1 se resta. (AB). Considrese que siempre es A>B. Se pide: a) Dibjese un diagrama de bloques de una clula bsica completa sumadora/restadora de 1 bit, indicando las seales de entrada y salida del bloque. b) Tomando como base la clula del apartado anterior, realcese un esquema de bloques para datos de tres bits A = a2a1a0 y B = b2b1b0, indicando las seales de entrada y salida de cada bloque y las conexiones entre ellos. c) Exprsense las relaciones entre las entradas y las salidas de la clula bsica mediante una tabla de verdad. d) Simplifquense al mximo las funciones correspondientes a las seales de salida utilizando mapas de Karnaugh. e) Implemntense las funciones resultantes mediante puertas lgicas.

a) Dibjese un diagrama de bloques de una clula bsica completa sumadora/restadora de 1 bit, indicando las seales de entrada y salida del bloque.

P7_T3

P7_T3

c) Exprsense las relaciones entre las entradas y las salidas de la clula bsica mediante una tabla de verdad.

b) Tomando como base la clula del apartado anterior, realcese un esquema de bloques para datos de tres bits A = a2a1a0 y B = b2b1b0, indicando las seales de entrada y salida de cada bloque y las conexiones entre ellos.

d) Simplifquense al mximo las funciones correspondientes a las seales de salida utilizando mapas de Karnaugh.
bCi-1 00 01 11 10 Xa 00 01 11 10 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1

P7_T3

P7_T3

e) Implemntense las funciones resultantes mediante puertas lgicas.

i-1

bCi-1 00 01 11 10 Xa 00 01 11 10 0 0 0 0 0 1 0 1 1 1 1 1 0 1 0 1

i-1

i-1

i-1

i-1

i-1

i-1

P8.- Se desea realizar un sumador restador en complemento a dos de 4 bits: b3, b2 b1 b0 y a3, a2, a1, a0. Se pide: a) Realice un esquema de un sumador binario paralelo con acarreo serie de 4 bits, utilizando sumadores completos Cmo influye sobre el resultado final de la suma el acarreo en serie? Justifquelo. b) Sobre el sumador anterior, realice la operacin 3+4 rellenando la tabla adjunta.

P8_T3

a) Realice un esquema de un sumador binario paralelo con acarreo serie de 4 bits, utilizando sumadores completos Cmo influye sobre el resultado final de la suma el acarreo en serie? Justifquelo.

P8_T3

c) Modifique el esquema del apartado a, aadindole las puertas lgicas bsicas necesarias para convertirlo en un sumador/restador en complemento a 2. d) Utilizando el esquema anterior, realice la operacin 3 - 4 en C2, rellenando la tabla adjunta. Indique razonadamente si se produce o no desbordamiento de la magnitud y/o el signo.

El acarreo de salida de cada etapa es el acarreo de entrada de la etapa siguiente; el resultado de la suma ser definitivo cuando se hayan transmitido todos los acarreos procedentes de las etapas previas, y operado con los bits de las palabras a sumar. Por tanto ser dependiente del nmero de bits. El retardo total del sumador es la suma de los retardos de los sumadores completos de un bit, debido a la transmisin serie de los acarreos.

P8_T3

b) Sobre el sumador anterior, realice la operacin 3+4 rellenando la tabla adjunta.

c) Modifique el esquema del apartado a, aadindole las puertas lgicas bsicas necesarias para convertirlo en un sumador/restador en complemento a 2.

P8_T3

d) Utilizando el esquema anterior, realice la operacin 3 - 4 en C2, rellenando P8_T3 la tabla adjunta. Indique razonadamente si se produce o no desbordamiento de la magnitud y/o el signo. Acarreo: c4 c3111 3(CA2): 4(CA1): + 0011 1011 1 1111 3(CA2): -4(CA2): 0011 1100 1111

Anda mungkin juga menyukai