Anda di halaman 1dari 10

Dasar Teori

Praktikum Rangkaian Digital

Flip Flop

Nama : Afdhal Akrom NIM : 09101001006

Kelas : SK4B

Jurusan Sistem Komputer Fakultas Ilmu Komputer Universitas Sriwijaya 2012

Dasar Teori

Flip Flop Flip-flop adalah multivibrator bistabil, dimana keluarannya adalah suatu tegangan rendah (0) atau tinggi(1). Keluaran ini tetap rendah atau tinggi selama belum ada masukkan yang merubah keadaan tersebut. Rangkaian yang bersangkutan harus di-drive (dikendalikan) oleh satu masukkan yang disebut pemicu (trigger). Keadaan tersebut akan berubah kembali bila ada masukkan pemicu lagi. Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak (synchro nous) dan tak-serempak (asynchronous). Dalam rangkaian serempak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja. Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran daripada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada rangkaian tak-serempak berubah menurut perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian tak-serempak ini memakai unsur tundaan waktu pada lintasan umpan baliknya. Tundaan waktu ini biasanya diperoleh dari gerbanggerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak stabil dan rangkaian mungkin mengalami kondisi berpacu (race condition) dimana satu perubahan masukan menyebabkan lebih dari satu perubahan keluaran. Unsur pengingat (memory) yang paling umum dipakai pada rangkaian berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit (binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk komplemennya. Jadi, flip-flop, pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaimana informasi disimpan ke dalamnya, flip-flop dibedakan atas beberapa jenis, RS, JK, D dan T.

Flip Flop RS

Flip-flop RS atau SR (Set-Reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan: satu disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk me-reset (membuat keluaran berkeadaan 0). Flipflop RS dapat dibentuk dari dua gerbang NOR atau dua gerbang NAND. Tabel Kebenaran dan Gambar Flip-flop R-S :

Sesuai dengan namanya, keluaran flip flop Q = 1 dan

pada saat

S = 1 dan R = 0,dan reset ketika S = 0 dan R = 1 akan menghasilkan keluaran Q = 0 dan . Kondisi tersebut adalah kondisi stabil dari RS flip-flop. Ketika

kedua masukan R dan S berlogika 0, keluaran flip-flop tidak berubah tetap seperti pada kondisi sebelumnya. Tetapi ketika kedua masukan R dan S berlogika 1 maka keluaran flip-flop tidak dapat diramalkan karena kondisinya tidak tentu tergantung pada toleransi komponen dan tunda waktu temporal dan lain sebagainya dan kondisi tersebut dapat diabaikan. Pada prakteknya sebuah RS Flip-flop dapat dibangun dari rangkaian dua buah gerbang AND yang saling dihubungkan silang seperti ditunjukan pada Gambar berikut.

Berbeda dengan flip flop dengan Gambar pertama, keluaran dari flipflop adalah kebalikan dari flip-flop tersebut. Hal ini dapat dilihat dari adanya garis di atas variabel inputnya. Lebih lanjut tipe yang sangat penting dari flip-flop adalah master slave flip-flop atau disebut juga dua memory yang pada dasarnya dibangun dari dua flip-flop yang terhubung secara seri. Jalur kontrol dapat diatur dari sebuah clock melalui penambahan sebuah gerbang NAND. Gambar rangkaian dasrnya ditunjukkan dalam gambar berikut:

Pertama kita lihat pada master flip-flop. Jika masukan clock adalah 0 kedua keluaran dari kontrol clock I adalah 1. Ini artinya bahwa suatu perubahan keadaan pada masukan S dan R tidak berpengaruh pada master flip-flop. Flip flop tersebut

mempertahankan keadaan. Di sisi lain jika masukan clock adalah 1 maka keadaan dari S dan R menentukan keadaan master flip-flop. Slave flip flop memperlihatkan perilaku yang sama. Kadang kontrol clock adalah dibalik oleh sebuah inverter. Ini artinya bahwa clock 1 dari master flip flop menjadi 0 pada slve flip flop. Operasi flip-flop ini dijelaskan lebih mudah dari sekuensial temporal dari pulsa clock seperti ditunjukan oleh Gambar berikut.

t1 : Ketika pulsa clock muncul dari 0 ke 1 terjadi toleransi daerah 0 ke arah 1 keluaran clock terbalik ke 0. Misalnya keluaran slave flip flop akan off dan mempertahankan kondisi.

t2 : Ketika pulsa clock muncul dari 0 ke 1 mencapai batas terendah dari toleransi daerah 1 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.

t3 : Ketika pulsa clock turun dari 1 ke 0 terjadi toleransi daerah 1 ke arah 0 masukan master flip flop kembali ditahan. Mmisalnya master flip flop menghasilkan keadaan baru.

T4 : Ketika pulsa clock turun dari 1 ke 0 mencapai batas tertinggi dari toleransi daerah 0 masukan dari master flip flop adalah dapat diatur, misalnya master flip flop dipengaruhi oleh masukan R dan S.

Hasilnya bahwa pengaruh masukan R dan S terjadi pada interval t1 sampai t2 data dikirim ke flip flop dan pada saat t4 baru data dikirim ke keluaran. Selama masukan clock 0 data tersimpan di dalam flip flop.

FLIP FLOP JK Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pemberian masukan R=S= 1, dengan meng-AND-kan masukan dari luar dengan keluaran seperti dilakukan pada flip-flop T. Rangkaiannya ditunjukkan pada gambar :

Dengan susunan ini, maka masukan J dan K berfungsi tepat sama dengan masukan S dan R pada flip-flop RS, kecuali untuk J=K=1. Kalau pada flip-flop RS masukan R=S=1 terlarang, maka pada flip-flop JK, masukan J=K=1 akan membuat flip-flop JK berfungsi seperti flip-flop T. Dari tabel keadaanberikut yang ditunjukkan pada Gambar , dapat diperoleh bahwa persamaan keadaan-berikut, disebut juga persamaan karakteristik daripada flip-flop JK, yaitu: Q+ = Q K+ Q J Seperti dapat dilihat dari persamaan ini, keadaan flip-flop akan berubah untuk setiap perubahan masukan J dan K. Ini berarti bahwa flip-flop JK ini bekerja tak serempak. Untuk memperoleh flip-flop JK yang dapat bekerja serempak dengan rangkaian lain perlu ditambahkan kelengkapan untuk penabuhan (clocking). Ini dapat dilakukan dengan meng-AND-kan pulsa CP (clock Pulse) dengan masukan

K dan J seperti yang ditunjukkan pada Gambar 6.8. Perlu dicatat bahwa untuk flip-flop yang peka terhadap perubahan pulsa negatif, pada masukan CP diberikan lingkaran kecil seperti pada NOR dan NAND.

FLIP FLOP D Nama flip-flop ini berasal dari Delay. Flip-flop ini mempunyai hanya satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori dalam komputer. Pada umumnya flip-flop ini dilengkapi masukan penabuh seperti ditunjukkan pada Gambar 6.10. Keluaran flip-flop D akan mengikuti apapun keadaan D pada saat penabuh aktif, yaitu: Q+ = D. Perubahan itu terjadi hanya apabila sinyal penabuh dibuat berlogika 1 (CP=1) dan tentunya akan terjadi sesudah selang waktu tertentu, yaitu selama tundaan waktu pada flipflop itu. Bila masukan D berubah selagi CP = 0, maka Q tidak akan terpengaruh. Keadaan Q selama CP= 0 adalah keadaan masukan D tepat sebelum CP berubah menjadi 0. Dikatakan keadaan keluaran Q dipalang (latched) pada keadaan D saat perubahan CP dari aktif ke tak-aktif.

Dapat dilihat bahwa sebenarnya flip-flop D berfungsi seperti apa yang dilakukan oleh flip-flop JK bila masukan masukan K dihubungkan dengan komplemen masukan J.

Kesimpulan Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak (synchro nous) dan tak-serempak (asynchronous). Dalam rangkaian serempak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja. Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran daripada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada rangkaian tak-serempak berubah menurut perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian tak-serempak ini memakai unsur tundaan waktu pada lintasan umpan baliknya. Tundaan waktu ini biasanya diperoleh dari gerbanggerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak stabil dan rangkaian mungkin mengalami kondisi berpacu (race condition) dimana satu perubahan masukan menyebabkan lebih dari satu perubahan keluaran. Unsur pengingat (memory) yang paling umum dipakai pada rangkaian berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit (binary digit) informasi, baik dalam bentuk sebenarnya maupun bentuk komplemennya. Jadi, flip-flop, pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaimana informasi disimpan ke dalamnya, flip-flop dibedakan atas beberapa jenis, RS, JK, D dan T.

DAFTAR PUSTAKA

Frederick J. Hill, Gerald R. Peterson. 1981. Switching Theory and Logical Design. John Wiley & Sons. Singapore

Malvino. Leach. 1975. Digital Principles and Applications. Mc. Graw Hill. Singapore

http://www.scribd.com/doc/5813463/FlipFlop

http://emka.web.id/special/electro/2012/elektronika-digital-rangkaian-flip-flop/