BRAZIL IP
Verso 1.1 | 30/04/04 Responsveis: Diogo Alves, Marlia Lima e Tiago Lins. (djca, msml, tsl@cin.ufpe.br)
Micro-controlador 8051
Fnix Project
Histrico de Alteraes
Data
Verso
Descrio
ltimo RF
ltimo RNF
Autor
Especificao inicial do 8051 Atualizao aps reviso de Sergio Cavalcante e Edna Barros Incluso do requisito no funcional de interface OCP-IP Alterao aps Comisso Tcnica reviso da
djca, msml, tsl msml Jfbs, msml msml msml 3.1 msml
Retirada do Timer2, existe apenas 2.3 no 8052 Alterao do tamanho do sinal OCP-IP MAddr de 1 para 16. Substituio da logomarca Alterao da Interface OCP-IP: excluso dos sinais SError e SInterrupt Alterao da Interface OCP-IP: incluso do sinal MRespAccept.
14/11/03
1.0
3.1
msml
30/04/04
1.1
3.1, 3.2
msml
Lista de Aprovadores
Nome Funo
Coordenadora Geral do Projeto Fnix Coordenao de divulgao externa do Brazil-IP Comisso Tcnica do Projeto Fnix
Micro-controlador 8051
92298891.doc
Pg 2/10
Micro-controlador 8051
Fnix Project
Contedo
1. Introduo.......................................................................................................................................... 4 1.1 Convenes, termos e abreviaes............................................................................................... 5 2. Requisitos Funcionais........................................................................................................................ 6 2.1 Memria......................................................................................................................................... 6 2.2 Clock / Freqncia........................................................................................................................ 6 2.3 Funo de Timer........................................................................................................................... 6 2.4 Interface Serial.............................................................................................................................. 6 2.5 Funo de Interrupo................................................................................................................. 6 2.6 Input/Output Paralela.................................................................................................................. 7 2.7 Unidade Central de Processamento............................................................................................ 7 3. Requisitos No Funcionais................................................................................................................ 8 3.1 Interface OCP-IP Mestre............................................................................................................. 8 3.2 Interface OCP-IP Escravo........................................................................................................... 8 3.3 Voltagem........................................................................................................................................ 9 4. Referncias....................................................................................................................................... 10 [2] 80C51 8-bit microcontroller family datasheet; 2002 jan 24; Philips Semiconductors; http://www.semiconductors.philips.com/pip/P87C58X2FN.html;....................................................... 10 [3] MACKENZIE, Scott I., The 8051 Microcontroller, Third Edition, Prentice Hall, 1999; ..........10 [4] AYALA, Keneth J., The 8051 Microcontroller: architecture, programming and applications, Second Edition, West Publishing Company, 1997; ............................................................................. 10 [5] PREDKO, Myke, Programming and Customizing the 8051 Microcontroller. McGraw-Hill Companies Inc., 1999............................................................................................................................ 10 [6] Open Core Protocol Specification. OCP-IP Association, 2001.................................................... 10
Micro-controlador 8051
92298891.doc
Pg 3/10
Micro-controlador 8051
Fnix Project
1. Introduo
Este documento especifica os requisitos do Microcontrolador 8051, um dos componentes integrante da plataforma Fnix (vide figura abaixo). Seu propsito colecionar, analisar e definir as necessidades e caractersticas de alto nvel que o sistema deve prover, focando nos requisitos tcnicos identificados.
RISC P
Memory
MP3
MPEG-4
System Bus
Bridge NoC
Peripheral Bus
8051 C
Plataforma Fnix
A Plataforma Fnix definida por um conjunto de mdulos IP-core que permitem a implementao de aplicaes wireless, sendo esta um dos resultados do consrcio Brazil-IP1. A figura a seguir mostra um detalhamento maior da interface de comunicao entre o 8051 e os demais componentes da Plataforma. Esta interface definida segundo o padro OCP-IP, e no caso do 8051 o mesmo define uma interface quando mestre e outra quando escravo. Os sinais de cada interface encontram-se listados na seo 3.1 deste documento.
Bridge NoC
Peripheral Bus
OCP_mestre OCP_escravo
8051 C
Micro-controlador 8051
Micro-controlador 8051
Fnix Project
Plataforma Fnix
1.1
Esta seo explica o conceito de alguns termos importantes que sero mencionados no decorrer deste documento. Estes termos so descritos na tabela a seguir, estando apresentados por ordem alfabtica.
Termo Descrio
Bluetooth
Tecnologia de radio, operando numa faixa estreita de freqncia, cujo objetivo simplificar a comunicao entre dispositivos, dispositivos de rede e a Internet. Liquid Crystal Display. Tipo de display utilizado em relgios digitais e em muitos computadores portteis. Circuito integrado contendo todos os componentes necessrios a execuo de uma tarefa de controle. Tipicamente, um microcontrolador possui CPU, memrias RAM e ROM, portas I/O e timers. Extenso de arquivo do formato MPEG onde os sinais de udio so comprimidos segundo o esquema da terceira camada. Moving Picture Experts Group. Algoritmo padro de compresso de dados de vdeo e grficos baseado nas tecnologias MPEG-1, MPEG-2 e Apple QuickTime. Requisitos tcnicos do hardware que representa o componente, que descrevem aes que o componente deve estar apto a executar, ou seja, o que o mesmo deve fazer. Requisitos tcnicos do hardware que representa o componente, que descrevem atributos/caractersticas que o componente deve possuir ou restries sob as quais ele deve operar. Reduced Instruction Set Computer. Microprocessador com um nmero relativamente limitado de instrues. Universal Serial Bus. Barramento externo padro que suporta transferncia de dados a uma taxa de 12 Mbps. Universal Synchronous and Asynchronous Receiver-Transmitter. Componente para comunicao serial sncrona e assncrona.
LCD Micro-controlador
MP3 MPEG-4
Requisitos funcionais
Requisitos no funcionais
Micro-controlador 8051
92298891.doc
Pg 5/10
Micro-controlador 8051
Fnix Project
Este requisito define uma memria RAM interna de 256 bytes organizada da seguinte forma: Quatro bancos de registradores, de 8 bytes cada; rea de 16 bytes endereada a bit, formando um total de 128 bits endereveis; rea de propsito geral, endereada a byte; rea de Registradores de Funo Especial, incluindo as portas de input/output.
2.2
Clock / Freqncia
Este requisito define uma freqncia de operao de 33MHz e um clock de instruo no modo 12 (doze clocks de mquina).
2.3
Funo de Timer
Este requisito define a existncia da funo de dois Timers. Cada timer pode funcionar, inclusive, como contador e gera interrupo no momento do overflow da contagem. Esta configurao, se timer ou contador, realizada por software. O valor do timer/contador pode ser alterado ou consultado por software a qualquer momento, inclusive quando o mesmo estiver executando. Enquanto configurado como timer, o mesmo deve ser incrementado em funo do clock de instruo. Quando configurado como contador, seu incremento depende de uma fonte externa definida por software. Cada Timer possui modos de operao diferenciados, onde o modo de acordo com o qual o Timer ser executado configurado por software.
2.4
Interface Serial
Este requisito define uma USART full-duplex, ou seja, capaz de transmitir e receber dado simultaneamente. Esta USART possui quatro modos de operao configurados por software, sendo trs para comunicao assncrona, e esto listados a seguir: Modo 0: Shift Register de 8 bits, com Baud Rate fixo; Modo 1: UART de 8 bits com Baud Rate varivel; Modo 2: UART de 9 bits com Baud Rate fixo; Modo 2: UART de 9 bits com Baud Rate varivel.
2.5
Funo de Interrupo
Este requisito define um mdulo de interrupo com seis fontes de interrupo e quatro nveis de prioridade. As fontes de interrupo suportadas so: Timer 0, Timer 1, Timer 2, USART, Externa 0 e Externa 1; onde cada fonte habilitada individualmente por software.
Micro-controlador 8051 92298891.doc Pg 6/10
Micro-controlador 8051
Fnix Project
Da mesma forma, para cada fonte pode ser configurada por software um nvel de prioridade. Em caso de empate, a seguinte ordem de prioridade definida: Externa 0, Timer 0, Externa 1, Timer 1, USART, Timer 2. Para cada fonte de interrupo existe um endereo dedicado na memria de programa onde deve ser configurada por software a rotina de tratamento da respectiva interrupo.
2.6
Input/Output Paralela
Este requisito define um conjunto de quatro portas paralelas, sendo cada uma de 8 bits. Todas as portas podem funcionar tanto para entrada quanto para sada de dados. A funcionalidade das portas, exceto da Porta 1, pode ser configurada por software.
2.7
Este requisito resume a definio de uma CPU de 8 bits com um processador booleano e um conjunto de instrues relacionadas a operaes lgicas, aritmticas, de manipulao de dados e desvio de programas. O conjunto de instrues deve ser compatvel com o padro industrial do Microcontrolador 8051, sendo formado por um total de 255 instrues.
Micro-controlador 8051
92298891.doc
Pg 7/10
Micro-controlador 8051
Fnix Project
O conjunto de sinais abaixo define a interface Mestre do Microcontrolador 8051 com os demais componentes da Plataforma Fnix.
Grupo Sinal Tamanho (bits) Driver
Dataflow Bsico
1 16 8 1 8 2 1 1 8 16 16 1 1
Master/Slave Master Master Slave Slave Slave Master Master/Slave Sistema Sistema Core Sistema Sistema
3 Master
3.2
O conjunto de sinais abaixo define a interface Escrava do Microcontrolador 8051 com os demais componentes da Plataforma Fnix.
Grupo Sinal Tamanho (bits) Driver
Dataflow Bsico
1 16 8 1 8 2 1 1
92298891.doc
3 Master
MRespAccept_i Reset_n
Micro-controlador 8051
Fnix Project
Teste
8 16 16 1 1
A tabela a seguir define o nvel de timing a ser atingido em cada etapa do desenvolvimento, segundo a definio de nveis de timing do Padro OCP-IP.
Nvel Fase do Desenvolvimento
3.3
Voltagem
Micro-controlador 8051
92298891.doc
Pg 9/10
Micro-controlador 8051
Fnix Project
4. Referncias
[1] [2] 80C51 8-bit microcontroller family datasheet; 2002 jan 24; Philips Semiconductors; http://www.semiconductors.philips.com/pip/P87C58X2FN.html; [3] MACKENZIE, Scott I., The 8051 Microcontroller, Third Edition, Prentice Hall, 1999; [4] AYALA, Keneth J., The 8051 Microcontroller: architecture, programming and applications, Second Edition, West Publishing Company, 1997; [5] PREDKO, Myke, Programming and Customizing the 8051 Microcontroller. McGraw-Hill Companies Inc., 1999. [6] Open Core Protocol Specification. OCP-IP Association, 2001.
Micro-controlador 8051
92298891.doc
Pg 10/10