Anda di halaman 1dari 12

2.3.

- TECNOLOGA PLANAR
INTRODUCCIN
Los circuitos integrados estn formados de pequeos chips de silicio los cuales tienen dispositivos como transistores, FETs, resistencias, y capacitores implantados dentro de ellos. Un simple chip de silicio puede contener pocos dispositivos o miles de ellos. Largos y complejos circuitos pueden ser reducidos a medidas pequeas por la tecnologa de circuitos integrados. Las tcnicas han progresado al punto donde toda una computadora puede ser construida en muchos chips. Mucha de la electrnica para dispositivos como amplificadores de audio y sets de televisin pueden ser fabricados en un simple chip o en unos pocos de ellos. Circuitos ms pequeos y complejos son solo dos de las ventajas de los circuitos integrados. Los circuitos integrados son fcilmente fabricados usando las tcnicas de produccin masiva, por lo que dispositivos muy complejos pueden ser fabricados a muy bajo costo cuando grandes cantidades son producidas.

LA TECNOLOGA PLANAR
La Tecnologa Planar y dispositivos semiconductores hechos con esta tecnologa fueron descritos por primera ves en 1960. Desde entonces la tecnologa planar se ha convertido en el principal mtodo de fabricacin de dispositivos semiconductores y circuitos integrados y fuertemente ha contribuido a desplazar los viejos tipos de componentes electrnicos y puesto en marcha las nuevas aplicaciones electrnicas. En comparacin a la mayora de los importantes avances tecnolgicos, la tecnologa planar fue dndose a partir de muchas generaciones anteriores. Esta evolucin es mejor ilustrada considerando la comparacin de dos de las ms importantes tcnicas de fabricacin de dispositivos semiconductores de nuestros tiempos, las cuales son: mtodo de crecimiento de uniones y el mtodo de unin de aleacin. Las cuales las podemos observar en la figura 2.13. En el mtodo de crecimiento de unin (a), un cristal semiconductor crece a partir de un material semiconductor fundido el cual esta dopado para convertirlo a tipo n o tipo p (para el caso de la figura se tomara el tipo p).

En cierto punto del proceso de crecimiento, la concentracin del material dopante en el semiconductor fundido es cambiado en forma instantnea, esto es mediante la adicin de una pldora que contiene impurezas de un cierto tipo. Este procedimiento da como resultado que el resto del cristal que esta en proceso de crecimiento ser ahora de tipo n. Cuando el crecimiento esta completado, el cristal es seccionado en pequeas barras que contienen uniones p-n como se indica en la figura siguiente (fig.2.13.)

Figura 2.13. a) mtodo de crecimiento de la unin, b) mtodo de unin de aleacin, c) tecnologa planar

Este mtodo fue extremadamente importante en los primeros aos siguientes a la invencin de la unin del transistor. Sin embargo el mtodo de crecimiento de unin no fue tan apropiado para la produccin en grandes volmenes como otro mtodo desarrollado a los pocos aos, el cual es el mtodo de unin de aleacin.

En mtodo de unin de aleacin (b), un pequeo palet (como paquete) tipo aceptora (para el ejemplo de la figura) es colocada encima de la oblea semiconductora tipo n. La oblea y el palet son entonces calentadas a una temperatura lo suficiente caliente que funda el palet o aleacin dentro de la oblea semiconductora. Cuando el cristal esta nuevamente fri, una regin recristalizada la cual esta saturada con impurezas aceptoras se forma debajo del palet. Entonces aqu una unin p-n es desarrollada. Este mtodo ha sido empleado con gran xito en la produccin masiva de diodos y transistores, principalmente hechos de germanio. Sin embargo como los dispositivos semiconductores alcanzan nuevas aplicaciones, se demanda un incremento en su desempeo. Este incremento ha demostrado limitaciones inherentes en el uso del mtodo de unin de aleacin. Se vera un poco ms adelante que el factor ms importante que determina el desempeo de la unin de un transistor es la distancia de separacin de las dos uniones. En el proceso de aleacin, la ubicacin de las uniones es determinada por el grado al cual las regiones recristalizadas penetran dentro del semiconductor. Sin embargo, esta penetracin fue siempre difcil de controlar. La bsqueda de un mtodo que diera mayor control a la ubicacin de las uniones pn condujo al desarrollo de las uniones de difusin. Las uniones de difusin son formadas en una manera similar al proceso de aleacin en que la superficie de la oblea es expuesta a una fuente de alta concentracin de impurezas con un tipo de carga diferente, por instancia, este es un gas. Las impurezas penetran en el cristal semiconductor mediante una difusin de estado slido el cual puede ser controlado en un grado de precisin muy alta. Con el descubrimiento adicional de que una delgada capa de dixido de silicio puede enmascarar efectivamente en contra de la difusin de los aceptores ms importantes y donador de impurezas, un nuevo grado de precisin fue adicionado en el control de la geometra de las uniones de difusin en los dispositivos semiconductores. La geometra del dispositivo ahora poda ser delineada mediante el forrado del semiconductor con dixido de silicio, y despus expuesto el semiconductor a las impurezas de difusin solo en las reas selectas, esto definido como fotolitografa. La tecnologa planar (e), combina las ventajas de la formacin de unin por difusin de estado slido y la propiedad de enmascaramiento de dixido de silicio para la definicin precisa de la geometra del dispositivo.

Adems hace uso del importante hecho que las caractersticas elctricas de la superficie de silicio cubiertas con una capa de oxido son superiores a las cuales no estn cubiertas. A causa de esta ultima caracterstica, la sensibilidad de los dispositivos semiconductores al ambiente ha sido altamente reducido con el correspondiente incremento en la reproducibilidad y estabilidad de las caractersticas del dispositivo. A continuacin se dar un ejemplo del uso de la tecnologa planar para la obtencin de un transistor n-p-n.

TECNOLOGA PLANAR BIPOLAR: TRANSISTOR n+pn


Silicio monocristalino (111) (100) tipo P: NA =1015cm-3

Formacin de la capa enterrada n+: minimiza la resistencia Serie del colector

Fotoresistencia 0.5.1m xido Silicio monocristalino (111) (100) tipo P

Mscara

0.5.1 m Fotoresistencia Negativa

Predisposicin, implantacin de Arsnico: E = 30 KeV, Dosis = 1015cm-2 As+ Proceso fotolitogrfico + Atacado anistrscopico

xido

Substrato P

Figura 2.14. Proceso inicial de la tecnologa planar

Figura 2.15. Proceso intermedio de la tecnologa planar

Figura 2.16. Proceso intermedio de la tecnologa planar

Figura 2.17. Proceso final de la tecnologa planar

DISPOSITIVOS PTICOS CON TECNOLOGA PLANAR EN FIBRA PTICA


La evolucin de la tecnologa de la fibra ptica, en los ltimos aos, a dado una disponibilidad en los sistemas pticos en amplia y largo ancho de banda que entretanto, permanece ociosa. A utilizacin eficiente desde un amplo acho de banda requiere o desenvolvimiento de dispositivos pticos que posibilite integrar con una seal propagante para perdidas mnimas acoplar dividir multiplexor atenuar la seal propagante, que este se remueva del interior de las fibras. Con este objetivo, esta 1 establece una metodologa de fabricacin de dispositivos de fibra de dispositivos planares, las tcnicas de puliment de troca inica respectivamente.