Zg
+
VCC vg
Amplificador de sinal de RF
ZL
Zg
+
vg
ii Zi
io
Zo vso
ZL
Amplificador de sinal de RF
UERJ - Circuitos de Comunicao
Potncia de entrada: Pi = (ii ef)2Re[Zi] Potncia de sada: Po = (io ef)2Re[ZL] Ganho de potncia: Gp = Po/Pi
Zg
+
vi vg
Yi
-
iscc
Yo
-
vo
ZL
Amplificador de sinal de RF
Potncia de Entrada: Pi = (Vi ef)2.Re[Ye] Potncia de Sada: Po = (Vs ef)2Re[YL] Ganho de Potncia: Gp = Po/Pi
Zg
+
vi vg
hi
-
iscc
ho
-
vo
ZL
Amplificador de sinal de RF
Potncia de Entrada: Pi = (Vi ef)2/Re[hi] Potncia de Sada: Po = (Vo ef)2/Re[ZL] Ganho de Potncia: Gp = Po/Pi
Zg
Zg jXg vg ZL Rg ig vg jXL ZL RL
+ +
+
vg Ze
Zs vso
ZL
Amplificador de sinal de RF
UERJ - Circuitos de Comunicao
Potncia disponvel de entrada: ped = (vg ef)2/4Re[Zg] Potncia de sada: ps = (is ef)2Re[ZL] Ganho de potncia de transduo: Gpt = ps/ped
+
vg ve
+
50
20ve
75 -
vs
AV = vs/ve = 2075/(300+75) = 4 = 20log(4) [dB] = 12,04 dB pe = (ve ef)2/50 ped = (vg ef)2/(475) ps = 75[20ve ef/(300+75)]2
UERJ - Circuitos de Comunicao
ve = vg50/(50+75)
Gp = ps/pe = 10,67 = 10log(10,67) [dB] = 10,28 dB Gpd = psd/ped = 16 = 10log(16) [dB] = 12,04 dB Gpt = ps/ped = 10,24 = 10log(10,24) [dB] = 10,10 dB
Condies para mxima transferncia de potncia entre o gerador e amplificador e entre o amplificador e carga
Re[Ze] = Re[Zg] Im[Ze] = - Im[Zg] Ze = Zg* Re[ZL] = Re[Zs] Im[ZL] = -Im[Zs] ZL = Zs*
Zg Ze Zs vso ZL
UERJ - Circuitos de Comunicao
+
vg
Amplificador de sinal de RF
+
vg
+
Ze
Zs vso
ZL
Amplificador de sinal de RF
UERJ - Circuitos de Comunicao
Ze
Ze rede= Zs*
ZL
Ze rede= Zg*
+
ve vg
+ ve (75/50)1/2:1
+
50
+ vs 20ve (300/75)1/2:1
75
vs
-
ve = 0,5vg
ve = (50/75)1/2ve
vs = 0,520ve
vs = (75/300)1/2vs
UERJ - Circuitos de Comunicao
AV = vs/ve = 10(75/300)1/2(50/75)1/2 = 4,08 = 20log(4,08) [dB] = 12,21 dB pe = ped = (vg ef)2/(475) ps = psd = (20ve ef)2/(4300) ve = (50/75)1/20,5vg
+
vg ve
+ 50 -
+ 50
vs
Sem casamento Gpt = 64 = 18,06 dB
50ve
200
200
UERJ - Circuitos de Comunicao
+
ve vg
2:1 ve
+
50
+ vs 50ve -
2:1
50
vs
-
Relao de Ondas Estacionrias (ROE, SWR): Na entrada: ROEe = (1 + e)/(1 - e) Na sada: ROEs = (1 + s)/(1 - s)
UERJ - Circuitos de Comunicao
Perdas de potncia por descasamento PL: Na entrada: PLe = -10log[1 - (Ze Zg*)/(Ze + Zg)2] Na sada: PLs = -10log[1 - (Zs ZL*)/(Zs + ZL)2]
+
Zo = Ro = 50
+
50
+ 50
vg
ve
-
vs
-
50ve
e = (Ze Zo)/(Ze + Zo) = 0/250 = 0 s = (Zs Zo)/(Zs + Zo) = 150/250 = 0,6 ROEs = (1 + s)/(1 - s) = 4 PLe = -10log[1 - (Ze Zg*)/(Ze + Zg)2] = ??? dB PLs = -10log[1 - (Zs ZL*)/(Zs + ZL)2] = ??? dB
UERJ - Circuitos de Comunicao
ROEe = (1 + e)/(1 - e) = 1
Ai Ai-3dB BW
0,1fC
fC
10fC
0,1fC
fC
10fC
Parmetros da Rede
Ai = Perda de insero da rede (em dB) fc = Freqncia central da rede (em Hz) BW = Banda passante da rede (em Hz)
i1
+ 1:n
i2
+
i1
+
i2 ni2
v1
-
v2
v1
-
v2 nv1
-
i1
i2
1:n +
v2 = v1n v2 = R2i2
i2 = i1/n
+
v1 v1
R1
+ -
v2
-
R2
R1 = R2/n2
i1
+
ni2 im Lm
1:n
i2
+
v1
-
v2
-
R2
Exemplos de Transformadores de RF
Modelo que considera a transferncia de energia apenas atravs do campo magntico i1 = i2n + im Calculamos i1/v1 = Y1: Y1(s) = n2/R2 + 1/(Lms) Z1(s) = v1/i1 = 1/Y1(s)
UERJ - Circuitos de Comunicao
i1
+
ni2 im Lm
1:n
i2
+
v1
-
v2
-
R2
Z1(j) [] R2
Z1(s), Y1(s)
Chamando R2 = R2/n2, obtemos: Z1(s) = R2Lms/(R2 + Lms) Z1(j) = jR2Lm/(R2 + jLm)
R2/10 0,7R2
UERJ - Circuitos de Comunicao
fC
R2/100 0,1fC fC
10fC
i1
+
i2
1:n +
v1
-
Ld2
v2
UERJ - Circuitos de Comunicao
Modelo T
i1
+
i2
1:n +
v1
-
Ld
im2
Lm1
Lm2
v2
-
Modelo
+ v1 -
Ld
im
1:n
+ v2 Z1(j) [] 10R2
Lm
R2
Z1(s), Y1(s)
Z1(s) = Lds + R2Lms/(R2 + Lms) Z1(j) = jLd + jR2Lm/(R2 + jLm) H um zero em zero, um zero em fCs = R2 /(2Ld) e um plo em fCi = R2 /(2Lm)
R2
0,7R2
fCi
R2/10
fCs
0,1fC
fC
10fC
1,4R2
Terceira aproximao ao comportamento real: indutncias e capacitncias parasitas + v1 Z1(s), Y1(s) Ld Lm Cp1 1:n + v2 Cp3
10R2 Z1(j) []
R2
Cp2
R2/100
f1
10f1
100f1
1000f1
Modelo que considera tambm as capacitncias parasitas, existentes R2 nos enrolamentos primrio e secundrio, entre os enrolamentos e R2/10 com o ncleo
Rg
+
vg
1:n
Lm
Z1(j) R2 = R2/n2
R2
Faixa til
Z1(j) []
R2
UERJ - Circuitos de Comunicao
R2 /10
0,1fC
fC
10fC
+
vg Z1(j)
Ld Lm
1:n Cp1 R2
Modelo mais elaborado
Z1(j) []
R2 = R2/n2
10R2
Por projeto: Rg = R2 Faixa til (predomina R2) Predomina Lm Predomina Cp1 Ressonncia entre Cp1 Ld
Predomina Ld
UERJ - Circuitos de Comunicao
R2 R2/10
R2/100
f1
10f1
100f1
1000f1
+
vg Z1(j)
Cr
Lm
1:n
R2
R2 = R2/n2
10R2 Z1(j) []
Se acrescenta um capacitor (Cr) para entrar em ressonncia com a indutncia de magnetizao (Lm)
R2 R2/10 R2/100 f1
Com Cr
10f1
100f1
1000f1
Sem Cr
Rg
+
vg
Cr
Lm
1:n
C2 R2
Y1(j) =1/R2 + jC2
UERJ - Circuitos de Comunicao
Cr = Cr + C2n2
fr =
1 2 LmCr
+
vg Z1(j)
Ld
1:n Cp1 R2
Cr Lm
10R2 R2 Z1(j) []
R2/10
R2/100
f1
10f1
100f1
1000f1
Com Cr
Sem Cr
Rg
+
vg
Ze
jXs
RL jXp
Suponhamos inicialmente apenas impedncias resistivas no gerador e carga Calculamos Ze: Ze = jXs + jXpRL/(jXp + RL) = jXs + jXpRL(RL - jXp)/(RL2 + Xp2) =
Condio de Im[Ze] = 0 e Re[Ze] = Re em o: 0 = RL2Xs(o) + Xp2(o)Xs(o) + RL2Xp (o) (1) Re = Xp2(o)RL/[RL2 + Xp2(o)] (2) De (2), obtemos: Xp(o) = RL[Re/(RL-Re)]1/2 De (1) e (3), obtemos: -Xs(o) = [Re(RL-Re)]1/2 (3) (4)
+
vg
Ze = Re
Concluso:
jXs
RL jXp
De (3) e (4) se deduz que, nesta topologia: Re < RL Realizao fsica Passa baixo: Xs um indutor e Xp um capacitor Passa alto: Xs um capacitor e Xp um indutor
De (1) 0 = RL2Xs(o) + Xp2(o)Xs(o) + RL2Xp(o) se deduz que Xs e Xp devem ser reatncias de sinais opostos (exemplo: condensador e indutor)
jXs
Ze = Re
RL jXp
-Xs(o) = [Re(RL-Re)]1/2 (4) Xp(o) = -RLRe/Xs(o) (5) Re < RL Opo passa baixa
Passa baixo
L
Ze = Re
RL C
Sendo:
UERJ - Circuitos de Comunicao
Xs(o) = Lo e Xp(o) = -1/(Co) Substituindo em (4) e (5): Lo = [Re(RL-Re)]1/2 1/(Co) = RLRe/(Lo) L/C = RLRe
jXs
Ze = Re
RL jXp
-Xs(o) = [Re(RL-Re)]1/2 (4) Xp(o) = -RLRe/Xs(o) (5) Re < RL Opo passa alto
Passa alto
C RL
Sendo:
UERJ - Circuitos de Comunicao
Ze = Re
Xs(o) = -1/(Co) e Xp(o) = Lo Substituindo em (4) e (5): 1/(Co) = [Re(RL-Re)]1/2 Lo = RLReCo L/C = RLRe
1 Teorema da Reciprocidade
a c Rede passiva b d a c Rede passiva b d
+
v1
+
v1
UERJ - Circuitos de Comunicao
i2
i2
Se excitamos em tenso em a-b e medimos a corrente de curto em c-d, o resultado o mesmo se excitamos em tenso em c-d e medimos a corrente de curto em a-b
2 Teorema de Reciprocidade para quadriplos no dissipativos, com carga e impedncia de entrada ambas resistivas
Rg
a
Rede
c
passiva no dissipativa
RL iL
+
pab
vg
Rg
b a
Balano de potncia: pab = (vg ef)2/(4Rg) = (iL ef)2RL Ento: (iL ef)2 = (vg ef)2/(4RgRL) Balano de potncia: pcd = (iL ef)2Rg Substituindo o valor de iL ef: pcd = (vg ef)2/(4RL) Para que isto ocorra:
d c
Rede passiva no
Rg iL
+
pcd
d
dissipativa
vg
Zcd
Zcd = RL
RL
Concluso
Para quadriplos no dissipativos, carregados na sada e na entrada com impedncias resistivas Fazendo: a
Rede passiva no dissipativa
R2
d
UERJ - Circuitos de Comunicao
Zab = R1
Ento:
a
Rede
c
passiva no dissipativa
R1
b
Zcd = R2
Zab = R1
b
jXs jXp
R1 = Re R2 = RL d
R2
R1
jXs
Zcd = R2
jXp
b Desenhando de novo: R1 = RL R2 = Re d
+
vg
Ze = Re
jXs jXp
RL
Rg
jXs
Ze = Re
Passa baixo
jXp
RL
-Xs(o) = [RL(Re-RL)]1/2 (4) Xp(o) = -ReRL/Xs(o) (5) RL < Re Opo passa baixa
Sendo:
Ze = Re
RL
jXs
Ze = Re
Passa alto
jXp
RL
-Xs(o) = [RL(Re-RL)]1/2 (4) Xp(o) = -ReRL/Xs(o) (5) RL < Re Opo passa alto
Sendo:
C
Ze = Re
RL
C L
Ze = Re PASSA BAIXO
RL C
PASSA ALTO Ze = Re
RL L
Ze = Re
RL
Ze = Re
RL
jXs
R1
b
jXp
d
R2
-Xs(o) = [R1(R2-R1)]1/2
Exemplo:
200
L = 1,38H
+ C= 138pF
Ze
200
L = 1,38H
+
50
+
ve vg 200
+
50
vs 50ve 200
300 200 Ze []
vs
-
C= 138pF
Ze = Ze
Re[Ze]
0 -200
Im[Ze] 6 10 14
f [MHz]
Exemplo:
Ze [] 300
L
Ze = Re
RL
200
-200
Concluso: quanto maior a diferena de impedncias, mais crtica a margem de freqncia de casamento. O mesmo ocorre em outras redes
jXs
Zg
Rg
jXg jXs
ZL
+
vg
RL
UERJ - Circuitos de Comunicao
Xs e Xp so os valores calculados pelas frmulas anteriores Xs e Xp so os valores a introduzir Xs = Xs + Xg Xp = XpXL/(Xp + XL) Xp = XpXL/(XL - Xp) Pode ser necessrio fazer alguns ajustes adicionais
L = 0,32 H
Re = 20 fo = 10 MHz C = 398 pF
Impedncia de Carga No Resistiva
RL = 40
L = 0,32 H
UERJ - Circuitos de Comunicao
Re = 20 fo = 10 MHz C = 298 pF
RL = 40 CL = 100 pF
L = 0,32 H
Re = 20 fo = 10 MHz C = 398 pF
Impedncia de Carga No Resistiva
RL = 40
L = 0,32 H
UERJ - Circuitos de Comunicao
Re = 20 fo = 10 MHz C = - 102 pF
RL = 40 CL = 500 pF
Re = 20 fo = 10 MHz
Re = 20 fo = 10 MHz j155,9
RL = 40
fo = 10 MHz j155,9
Maneiras de conseguir a reatncia indutiva necessria em 10 MHz: Um indutor Um circuito LC paralelo (infinitos casos possveis) Um circuito LC serie (infinitos casos possveis) LP = 0,64 H CP = 295,8 pF LP = 1,27 H CP = 96,8 pF LP = 2,12 H CP = 17,3 pF
Nos trs casos se consegue casamento, mas a resposta em freqncia distinta
UERJ - Circuitos de Comunicao
2,48 H
LP
CP
Exemplo
Calcule uma rede passiva de casamento para o seguinte amplificador. Considere: -Freqncia de trabalho: 100MHz -Transistor BF-245 -Impedncia de entrada: Re=Rg=100 ohms -A rede dever ter ligao do Gate terra (em f=0), nos pontos c/d para facilitar a polarizao do FET
+ Vdd
Rg
a Rede Passiva b
G CS
D S RS
UERJ - Circuitos de Comunicao
+
vg
Ze = Re
RL = 40
Outras redes
Outras redes
+ Vcc
1:n
C Re2
real
ve2
-
C1
+
G CS
D S RS
UERJ - Circuitos de Comunicao
ve1
-
+
vs1o
Etapa 1
1:n
ideal
Re2 Etapa 2
ve2
Rs1 is1cc
+ ve2
Re2 Re2 = Re2/n2 ve2 = ve2/n
+ ve2 is1cc R
R = Re2Rs1/(Re2 + Rs1) Calculamos a transferncia ve2/is1cc: ve2/is1cc = ZLCR(s) = 1/[1/R + Cs + 1/(Ls)] = Ls/[1 + Ls/R + LCs2] ve2/is1cc = ZLCR(j) = jL /(1 - LC2 + jL/R) = R/[1 + jR(LC2 - 1)/(L)] A partir de: (LC2 - 1)/(L), substituindo: o = 1/(LC)1/2: (LC2 - 1)/(L) = [(LC)1/2 + 1][(LC)1/2 - 1]/(L) = (/o + 1)(/o - 1)/(L) 2(/o - 1)/(Lo) = 2( - o)/(Lo2)
UERJ - Circuitos de Comunicao
Anlise AC (s = j):
R = Re2Rs1/(Re2 + Rs1)
f = fo/Q
ZLCR R C L
ZLCR []
0
Q=10
f fo/Q
Q=20 Q=5
-90 0,6fo fo
1,4fo
ZLCR Q=5
ZLCR []
90
aprox.
0
Q=5
aprox.
-90 0,6fo fo
1,4fo
+ Vcc
C2
1:n2 +
M
Rg
Re2
real
ve2
-
G
1:n1 +
D ve1
UERJ - Circuitos de Comunicao
+
vg
S RS CS
C1
real
Coilcraft
Coilcraft
Toko
Toko
UERJ - Circuitos de Comunicao
Toko
Toko
Toko
UERJ - Circuitos de Comunicao
Toko
Toko
Toko
Coilcraft
UERJ - Circuitos de Comunicao
Toko
Transformadores de RF
+ Vcc
1:n2 +
Re2
real
ve2
-
Rg
G
1:n1 +
D S ve1 RS CS
+
vg
C1
real
+ ve1
igcc/n1
C1
R1
L1
gFETve1
+ ve2 R2
C2
L2
igcc = vg/Rg
ve2 = ve2/n2
C1
R1
L1
gFETve1
+ ve2 R2
C2
L2
Equaes: igcc = vg/Rg ve2 = ve2n2 ve1n1/igcc = ZLCR1(j) = R1/[1 + jR1(L1C12 - 1)/(L1)] ve2/(gFETve1) = ZLCR2(j) = R2/[1 + jR2(L2C22 - 1)/(L2)] Ento: ve2/vg = ZLCR1(j)ZLCR2(j)[gFETn2/(Rgn1)] = kFLCR(j), sendo: FLCR(j) = ZLCR1(j)ZLCR2(j)/(R1R2)
UERJ - Circuitos de Comunicao
Chamando:
o1 = 1/(L1C1)1/2, Q1 = R1/(L1o1), o2 = 1/(L2C2)1/2 e Q2 = R2/(L2o2) Possibilidades: Mesma sintonia o1 = o2 Sintonia escalonada o1 o2 Caso de mesma sintonia FLCR(j) 1
Q=5
Aumenta a atenuao de freqncias indesejadas Diminui a largura de banda
0 0,6fo fo
1 Etapa
2 Etapas
1,4fo
1/ 2
FLCR(j) 1 Aumenta a atenuao de freqncias indesejadas Pode-se conseguir uma resposta bastante plana na banda desejada Menor ganho
Q=5
1/ 2 1 Etapa
UERJ - Circuitos de Comunicao
2 Etapas
0 0,6fo fo
1,4fo
Determinao da largura de banda em amplificadores com vrios circuitos sintonizados na mesma freqncia e com mesmo Q
vg
Etapa 1 Etapa 2 Etapa 3 Etapa 4
vs L4 C4 R4
L1 C1 R1
L2 C2 R2
L3 C3 R3 f fo/Q
Usando as expresses aproximadas: ZLCR(j) R/[1 + jR2( - o)/(Lo2)] Condio de queda de 3dB em c: FLCR(jc) = FLCR(jo)/21/2 21/2 = [1 + [R2(c - o)/(Lo2)]2]n/2 [21/n 1]1/2 = R2(c - o)/(Lo2); chamamos k(n) = [21/n 1]1/2 Ento: c = o k(n)Lo2/(2R) = o k(n)o/(2Q) f = k(n)fo/Q Como f = k(n)fo/Q e k(n) < 1, diminui a largura de banda FLCR(j) = [ZLCR(j)/R]n = 1/[1 + jR2( - o)/(Lo2)]n
UERJ - Circuitos de Comunicao
Determinao da largura de banda de amplificadores com vrios circuitos sintonizados na mesma freqncia e com mesmo Q o = 2fo o = 1/(LC)1/2 Q = R/(Lo) f [21/n 1]1/2fo/Q
FLCR(j) [dB]
0
1 Etapa
-20
Q=5
-40
2 Etapas
-60 0,1fo
4 Etapas fo
10fo
1 Etapa
0 fo(1-3/Q)
2 Etapas
fo
fo(1+3/Q)
Q=5
-20
-40
2 Etapas
-60 0,1fo fo
10fo
1 Etapa
Aumenta a atenuao de freqncias indesejadas Se pode conseguir uma resposta bastante plana na banda desejada Menor ganho
m = 1,5
UERJ - Circuitos de Comunicao
1 Etapa
0 fo(1-3/Q)
2 Etapas
fo
fo(1+3/Q)
Influncia de m m = 1,5
Q=5
-20
1 Etapa
-40
m=1
UERJ - Circuitos de Comunicao
2 Etapas, m = 2
-60 0,1fo 10fo
fo
Q=5
-20
1 Etapa C
Opc. A Opc. B
Opo A: fo1 = fo2 = fo/[1 + 1/(2Q)] fo3 = fo4 = fo/[1 - 1/(2Q)] Opo B: fo2 = fo/[1 + 1/(2Q)] fo3 = fo/[1 - 1/(2Q)] fo1 = fo2/[1 + 1/(2Q)] fo4 = fo3/[1 - 1/(2Q)] Opo C: fo2= fo/[1 + 1/(2Q)] fo3= fo/[1 - 1/(2Q)] fo1 = fo2[1 - 1/(2Q)]/[1 + 1/(2Q)] fo4 = fo3[1 + 1/(2Q)]/[1 - 1/(2Q)]
-40
-60 0,1fo
4 Etapas fo
10fo
2 Etapas
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados por condensador Rg
C2
1:n1
+
vg
C1 L
C1 L
1:n2
Re1
real
ve1
-
real
Rg = R
C2 C1 L C1 L
+
+
vg
ve1
-
Re1 = R
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados por condensador
Rg = R
C2 C1 L C1 L
+
+
vg
ve1
-
Re1 = R
FLCR(j) [dB]
0
Q=5
FLCR(j) = ve1/vg
UERJ - Circuitos de Comunicao
-20
k=1
-40
-60 0,1fo
k = 20
fo
10
10fo
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados por condensador
Rg = R
C2 C1 L C1 L
+
+
vg
ve1
-
Re1 = R
FLCR(j)
Q=5
k=2 k=5 10 k = 20
0 0,6fo fo
k=1
1,4fo
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados por condensador Z2 C2
C1
v
igcc
C1 L Z1 R
ve1
-
L Z1
Equaes: v/igcc = [Z1(Z2 + Z1)]/(Z1 + Z2 + Z1) e ve1/v = Z1/(Z1 + Z2) Ento: ve1/igcc = Z12/(2Z1 + Z2) Mximos possveis: Se Z1 muito alto ressonncia paralelo de Z1 o1 = 1/(LC1)1/2 Se 2Z1 + Z2 muito pequena ressonncia srie de 2Z1 e Z2
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados por condensador
Z2
+ C1 C2 C1 L R +
v
igcc
Z1
Z1
Realizando uma anlise AC e supondo R muito elevada: 2Lo2/(1 - LC1o22) - jC2o2 0 o2 1/[L(C1 + 2C2)]1/2 Ento: o1 o2(1 + 2C2/C1)1/2 o1 o2(1 + 2/k)1/2 Haver dois picos quando, aproximadamente: o1 - o2 > o1/(2Q) + o2/(2Q) k < (2Q-1)2/4Q Q (se Q grande)
UERJ - Circuitos de Comunicao
Rg
+
vg Rg = R 1:n1
Acoplamento ideal
C1
C1
1:n2
Acoplamento ideal
Re1
ve1
-
+
vg
Ld1 C Lm
Ld2 Ld1
ve1 C
Re1 = R
Comportamento de circuitos duplamente sintonizados: dois circuitos ressonantes acoplados indutivamente Acoplamento capacitivo Z1 Z1 + C1 C2 Z2 L C1 L R +
v
igcc
ve1
-
Acoplamento indutivo
Z1
Ld
igcc
Ld Lm
Z2
ve1 C
R -
Z1 +
Ld
igcc
Z1 +
Ld Lm
Z2
ve1 C
R -
Equao final : ve1/igcc = Z2R2/[Z1(2Z2 + Z1)(1 + RCs)2] Se supomos R muito elevado: ve1/igcc = Z2/[Z1(2Z2 + Z1)(Cs)2] Mximos possveis:
UERJ - Circuitos de Comunicao
Se Z1 muito baixa ressonncia srie Z1 o1 1/(LdC)1/2 Se 2Z2 + Z1 muito baixa ressonncia srie de 2Z2 y Z1 o2 1/[(2Lm +Ld)C]1/2 e se chamamos k = Ld/Lm o2 1/[Ld(2/k + 1)C]1/2 Ento: o1 o2(1 + 2/k)1/2 e h dois picos quando, aproximadamente: k < (2Q-1)2/4Q Q (se Q elevado)
+
vg
Ld1 C Lm
Ld2 Ld1
ve1 C
Re1 = R
FLCR(j) [dB]
0
Q=5
k=1
-20 2 -40 5
10
-60 0,1fo
k = 20
fo
10fo
Zg
ie
+
is
+
+
vg
ve
- y11 y12vs y21ve y22 -
vs ZL
Dispositivo ativo
y12
vs =0
ve = 0
Valores:
is y 21 = ve
y 22
vs =0
is = vs
ve =0
ie y11 = ve
ie = vs
ie
is
+
+
ve
ve
- y11 y12vs y21ve y22 -
vs
ie y11 = ve is y 21 = ve
vs =0
ie
+
is
+
+
vs vs
ve
- y11 y12vs y21ve y22 -
y 22
is = vs
y12
ie = vs
ie
+
is
+
ve
- y11 y12vs y21ve y22 -
vs
y11 = Admitncia de entrada com sada em curto = yi y12 = Admitncia de transferncia inversa com entrada em curto = yr y21 = Admitncia de transferncia direta com sada em curto = yf y22 = Admitncia de sada com entrada em curto = yo
ie
is
ve
- y11 y12vs y21ve y22 -
vs
y11 = g11 + jb11 ou melhor yi = gi + jbi y12 = g12 + jb12 ou melhor yr = gr + jbr y21 = g21 + jb21 ou melhor yf = gf + jbf y22 = g22 + jb22 ou melhor yo = go + jbo
id
+ D
vgs
yis yrsvds yfsvgs
S
vds
yos -
yis = gis + jbis yrs = grs + jbrs Fonte comum yfs = gfs + jbfs yos = gos + jbos yig = gig + jbig yrg = grg + jbrg Porta comum yfg = gfg + jbfg yog = gog + jbog yid = gid + jbid yrd = grd + jbrd Dreno comum yfd = gfd + jbfd yod = god + jbod
is
S
id
+
D
vsg
yig yrgvdg yfgvsg
G
vdg
yog -
ig
G
id
+ S
vgd
yid yrdvsd yfdvgd
D
vsd
yod -
Cascode: emissor (ou fonte) comum + base (ou porta) comum boa largura de banda, bom ganho de potncia Etapa diferencial: ganho ajustvel por uma tenso de controle
*
G
D + vs -
Baixa impedncia de entrada Alta impedncia de sada Mdio-alto ganho de tenso Ganho de corrente baixo (< 1)
Resposta em freqncia: Capacitncias parasitas de entrada e de sada sem efeto Miller ampla largura de banda
G + ve -
* S
Alta impedncia de sada Ganho de tenso elevado (com cargas altas) Ganho de corrente alto
Resposta em freqncia: Uma capacitncia parasita na entrada e outra entre a entrada e sada Efeito Miller (a capacitncia entrada-sada equivalente a uma capacitncia de entrada aumentada, sendo multiplicada pelo ganho de tenso) pequena largura de banda
Propriedades das configuraes dreno (ou coletor) comum S + vs Alta impedncia de entrada Baixa impedncia de sada Ganho de tenso baixo (< 1) Ganho de corrente elevado
G + ve -
*D
Resposta em freqncia: Uma capacitncia parasita na entrada e outra entre entrada e sada, mas o ganho de tenso menor que 1 h efeito Miller, mas pouco significativo ao ser o ganho de tenso menor que 1 grande largura de banda
50
G + vGS 4 pF
2 pF
2 pF
D
vg
+ vs -
R gmvGS L
S
gm = 0,02 -1
gmvGS
gm = 0,02 -1
Fonte comum
gm = 0,02 -1
gmvGS
50 S
vGS
+
-
RL
4 pF 2 pF + G
+
UERJ - Circuitos de Comunicao
50 G
vs -
+
vg
vg
4 pF S gmvGS RL
gm = 0,02 -1
2 pF D
+ vs -
vGS
Porta comum
Dreno comum
2 pF
vs/vg [dB]
Fonte comum Porta comum 0 Dreno comum
UERJ - Circuitos de Comunicao
RL = 200
No caso particular, em dreno comum, tem maior largura de banda que em porta comum. Isto nem sempre ocorre em transistores bipolares.
-20
A Montagem Cascode
Fonte comum + Porta comum
S G ve + D
*
G
D + vs -
* S
Zegc 1/gm
(pequena)
Alta impedncia de entrada Alto ganho de corrente Baixo ganho de tenso (por Zegc baixa) Boa resposta em freqncia (devido ao baixo ganho de tenso)
Baixa impedncia de entrada Baixo ganho de corrente Alto ganho de tenso Boa resposta em freqncia
UERJ - Circuitos de Comunicao
O Arranjo Cascode
50
+
vg ve
+ -
*
Zebc baixa
+ vs -
RL
vs/vg [dB]
40 Cascode
B + vBE rBE 4 pF
2 pF
20
gmvBE
gm = 0,3 -1
rBE >> 50
-20
RL = 200
-40 1 10 102 103 f [MHz] 104
RL
RL vs
vs/vd -0,5RLiO/VT Ento, se pode controlar o ganho mediante o valor de io fcil realizar fisicamente o Controle Automtico de Ganho (CAG o AGC)
+
+
vd
iO
- VCC - VCC
iO
- VCC
iO
+ VCC RL Rg/2 RL vs
+ +
vg/2 Rg/2
CAG
UERJ - Circuitos de Comunicao
vg/2
iO
- VCC
B +
CBE rBE
CBC
+
vg/2
vs
C CBC
CBE
B +
rBB
Rg/2 vg/2
vBE
vBE
gmvBE
RL
RL
gmvBE
rBE
E
rBB
E
CBC CBE
B +
C
RL Rg/2
+ VCC RL vs
UERJ - Circuitos de Comunicao
vBE
rBE
gmvBE
E
vg/2
+ +
vg/2 Rg/2
CAG
iO
- VCC
ig
Rg/2
ig
rBB
B +
CBE rBE
CBC
+
vg/2
vs
C CBC
CBE
B +
rBB
Rg/2 vg/2
vBE
vBE
gmvBE
RL
RL
gmvBE
rBE
E
rBB
ie
CBC CBE
ie
C
E
UERJ - Circuitos de Comunicao
B +
ic = 0
vBE
rBE
gmvBE
B +
CBE rBE
CBC
+
vg/2
+ + -
vs
C CBC
CBE gmvBE
B +
rBB
Rg/2 vg/2
vBE
gmvBE
RL
vs/2 vs/2
vBE
+ RL
rBE
Rg/2
+
vg/2
+
vBE
+
vs/2
RL
rBB
CBC
+ VCC RL RL
+
Rg
vs
+
vg
CAG
iO
A resposta em freqncia prpria de um coletor comum seguido de um base comum menor ganho, porm maior largura de banda
- VCC
Exemplos de esquemas reais de amplificadores de RF com etapa diferencial (Nota de aplicao da Intersil)
Exemplos de esquemas reais de amplificadores de RF com etapa diferencial (Nota de aplicao da Intersil)
Cascode realizado com etapa diferencial. O CAG se realiza atuando na polarizao do transistor no emissor comum (fonte de corrente)
CA3028 MC1350
UERJ - Circuitos de Comunicao
Oscilador e separador
UERJ - Circuitos de Comunicao
Misturador
Amplificador de CAG
Parmetros S
Parmetros S