1.

- DATOS DE LA ASIGNATURA

Nombre de la asignatura:

Arquitectura de Computadoras II

Carrera: Ingeniera en Sistemas Computacionales Clave de la materia: REE-0803 Horas teora-horas prctica-crditos 2 2 6

2.- HISTORIAL DE LA ASIGNATURA Lugar y fecha de Participantes elaboracin o revisin Instituto Tecnolgico Academia de Sistemas y de Acapulco Computacin Enero de 2007 Instituto Tecnolgico de Acapulco. Junio de 2007 M.C. Rolando Palacios Ortega M.T.I. Eloy Cadena Mendoza M.T.I. Rafael Hernndez Reyna Ing. Fernando Rios Escalera Observaciones (cambios y justificacin) Definicin de la asignatura

Elaboracin del programa y desarrollo por unidades.

3.- PRE-REQUISITOS Y CORREQUISITOS ANTERIORES Arquitectura de Computadoras TEMAS Modelo de Arquitecturas de cmputo Comunicacin interna en la computadora Fundamentos Elementos del lenguaje Perifricos estandarizados Perifricos no estandarizados POSTERIORES

Lenguaje Ensamblador Interfaces

4.- OBJETIVO DE LA ASIGNATURA Proporcionar al alumno conocimientos actualizados relacionados con la evolucin de la tecnologa de los sistemas de cmputo y sus aplicaciones.

5.- APORTACIN AL PERFIL DEL EGRESADO

Esta materia aporta elementos que permiten identificar las caractersticas de los elementos que integran un sistema de cmputo de ltima generacin, sus caractersticas, sus relaciones y sus aplicaciones.

6.- CONTENIDO TEMTICO POR TEMAS Y SUBTEMAS

UNIDAD 1

TEMAS

SUBTEMAS

Introduccin a la Arquitectura de 1.1 Un caso de estudio Computadoras de ltima generacin 1.2 Arquitectura del conjunto de instrucciones 1.3 Segmentacin de cauce Objetivo: Identificar conceptos 1.4 Diseo Superescalar relacionados con Arquitecturas 1.5 Paralelismo de Instrucciones Superescalares. 1.6 Arquitecturas comparativas 1.7 Memoria cach Tiempo: 12 horas. Multiprocesamiento y Redes Objetivo: Conocer conceptos relacionados con multiprocesamiento, redes y procesamiento en paralelo Tiempo: 8 horas. 2.1 Tolerancia a fallas 2.2 Introduccin a redes 2.3 Conceptos de procesamiento en paralelo: SIMD, MIMD

Mejora en el desempeo Objetivo: Conocer tcnicas utilizadas para mejorar la ejecucin de instrucciones. Tiempo: 20 horas.

3.1 Prediccin de saltos 3.2 Arquitecturas superescalares 3.3 Arquitecturas VLIW 3.4 Prebsquedas 3.5 Ejecucin especulativa 3.6 Multihilos 3.7 Soporte de AV para multimedia 3.8 Arquitecturas RAID 3.9 Escalabilidad 4.1 Arquitecturas sistlicas 4.2 Sistemas con memoria compartida 4.3 Redes de interconexiones 4.4 Topologas cruzadas: hipercubo, mariposa e intercambio 4.5 Protocolos de coherencia de cach 4.6 Modelos de memoria y consistencia de memoria.

Procesamiento en paralelo y sistemas estrechamente acoplados Objetivo: Identificar los elementos que integran los sistemas de memoria en las arquitecturas modernas. Tiempo: 20 horas.

7.- METODOLOGA DE DESARROLLO DEL CURSO Exposicin de los temas del programa en aula Exposicin de problemas de ejemplo y su solucin Actividades tericas y prcticas extraclase

8.- SUGERENCIAS DE EVALUACIN Asistencia y participacin en el aula Presentacin de exmenes Realizacin de prcticas 10% 50% 40%

9. UNIDADES DE APRENDIZAJE

Unidad 1: Objetivo Educacional

estudiantes entendern la Arquitectura de Computadoras de ltima generacin identificando los conceptos relacionados con las Arquitecturas Superescalares.

Actividades de Aprendizaje
1.1 Describir la Arquitectura del conjunto de instrucciones 1.2 Describir lo que es Segmentacin de cauce 1.3 Discutir en grupo la tecnologa Superescalar 1.4 Explicar por equipos el Paralelismo de Instrucciones 1.5 Discutir en grupo las Arquitecturas comparativas 1.6 Describir los conceptos de las Memoria cach y dar ejemplos de aplicacin.

Fuentes de Informacin
1,2,3,4,5

Los

Unidad 2: Objetivo Educacional

Conocer conceptos relacionados con multiprocesamiento, redes y procesamiento en paralelo

Actividades de Aprendizaje
2.1 Describir en grupo lo que es Tolerancia a fallas 2.2 Discutir en grupo el multiprocesamiento en las redes computacionales 2.3 Estudiar y discutir los Conceptos de procesamiento en paralelo: SIMD, MIMD

Fuentes de Informacin
2,3,4,5

Unidad 3: Objetivo Educacional Actividades de Aprendizaje Fuentes de Informacin

Conocer tcnicas utilizadas para mejorar la ejecucin de instrucciones.

3.1 Analizar la Prediccin de saltos 3.2 Discutir sobre las Arquitecturas superescalares. Sus analogas y diferencias 3.3 Entender los conceptos de las Arquitecturas VLIW 3.4 Entender los conceptos de Prebsquedas, De Ejecucin especulativa y de Multihilos. Discutir en grupo. 3.7 Por equipos se pueden presentar los temas de Soporte de AV para multimedia, de Arquitecturas RAID y de Escalabilidad

5,6,7

Unidad 4: Objetivo Educacional

Identificar los elementos que integran los sistemas de memoria en las arquitecturas modernas.

Actividades de Aprendizaje
4.1 Investigar y discutir en clase las Arquitecturas sistlicas 4.2 Investigar y analizar qu son y cmo trabajan los Sistemas con memoria Compartida. 4.3 Identificar las Redes de interconexiones 4.4 Investigar qu son lasTopologas cruzadas: hipercubo, mariposa e Intercambio y discutir en clase sus diferencias 4.5 Investigar los diferentes Protocolos de coherencia de cach. 4.6 Investigar sobre los Modelos de memoria.

Fuentes de Informacin
3, 5, 7

10.- BIBLIOGRAFA Y SOFTWARE DE APOYO 1.- Brey, Barry (2006). Los Microprocesadores Intel, 7 Edicin. Editorial Prentice-Hall. Espaa. 2.- Garca Carballeira, Flix / Carretero Prez,Jess Et Al (2007). Problemas Resueltos de Estructura de Computadores. Editorial Thomson Learning. Espaa. 3.- Durn, Luis (2007). El Gran Libro del PC Interno. Editorial Marcombo-Alfaomega. Mxico. 4.- Ortega Lopera, J. / Anguita Lpez,M. Et Al (2004). Arquitectura de Computadores. Editorial Thomson Learning. Espaa. 5.- Patterson / Henessy (1990). Arquitectura de Computadores: Una Aproximacin cuantitativa. Morgan Kauffman Publishers. Espaa.

6.- Patterson / Hennesy (1994). Computer Organization & Design, the Hardware/Software Interface. Morgan Kaufmann Publishers. USA. 7.- Stallings, William (2004). Organizacin y Arquitectura de Computadores, 5

Edicin. Editorial Prentice Hall. Espaa. 8.- WinDLX (Windows De LuXe simulator). Simulador del pipeline del procesador DLX. Departamento de Diseo-VLSI de la Universidad Tecnolgica de Viena. Manual: http://www.ace.ual.es/~jroca/docencia/pr/fao/pr2/Manual03-04.pdf Software: http://www.dia.uned.es, http://www.ii.uned.es

11.- PRCTICAS PROPUESTAS

MATERIA: Arquitectura de CLAVE: REE- EQUIPO NO: 0803 Computadoras II PROFESOR: FECHA: PRCTICA 1.- Pruebas Benchmark para medir la potencia de microprocesadores. UNIDAD I. Introduccin a la Arquitectura de Computadoras de ltima generacin. OBJETIVO(S): Objetivo: Identificar conceptos relacionados con Arquitecturas
Superescalares.

MATERIAL: SOFTWARE MATLAB

EQUIPO: 2 computadoras personales compatibles con IBM PC Sistema Operativo Windows XP

ACTIVIDADES: 1. Instalar MATLAB 7 en la computadora personal. 2. Hacer un programa utilizando MATLAB para medir el rendimiento del microprocesador, compuesto por las operaciones con matrices 3. Medir el tiempo de ejecucin de estas operaciones.

DIAGRAMAS:

BIBLIOGRAFA: Manual de programacin MATLAB 5.3.

Aprenda Matlab 5.3 como si estuviera en primero Pginas Web: http://www.monografias.com/trabajos13/tumatlab/tumatlab.shtml#QUEES#QUEES http://home.hyperlink.net.au/~chart/index.htm http://www.derekroconnor.net/ http://fisica.unav.es/%7Eangel/matlab/matlab1.html CONTENIDO DEL REPORTE: 1.2.3.4.5.6.7.8.9.10.11.Portada. ndice. Introduccin. Antecedentes. Desarrollo Terico. Desarrollo Prctico. Resultado. Conclusiones. Bibliografa. Apndice Anexos.

MATERIA: Arquitectura de CLAVE: REE- EQUIPO NO: 0803 Computadoras II PROFESOR: FECHA: PRCTICA 2.- Introduccin a la arquitectura IA-64 UNUDAD 3. OBJETIVO(S): Conocer tcnicas utilizadas para mejorar la ejecucin de instrucciones.

MATERIAL: SOFTWARE MATLAB

EQUIPO: Sistema Operativo Windows XP

ACTIVIDADES:

Leer este artculo para examinar la motivacin, el funcionamiento y los beneficios de las principales caractersticas de IA-64. El manual de Intel IA-64 ofrece una completa especificacin de la arquitectura IA-64. DIAGRAMAS:

BIBLIOGRAFA: 1. Intel IA-64 Architecture Software Developer's Manual, Vols. I-IV, Rev 1,1, Intel Corp, De julio de 2000; http://developer.intel.com. 2. R. P. Colwell et al. "Una arquitectura para VLIW Trace una programacin Compilador, "IEEE Trans. Ordenadores, Agosto 1988, pp. 967-979. 3. B.R. Rau et al., "El Cydra 5 Departamental Superordenador: Filosofas de Diseo, Las decisiones, y trade-offs, "Computer, Enero 1989, pp. 12-35. 4. Mahlke S. A. et al. "Programacin para Sentinel Superescalares y VLIW Processors ", Proc. Quinta Int'l Conf. Apoyo a Arquitectnico Los lenguajes de programacin y de funcionamiento Systems, ACM Press, New York, Octubre de 1992, pp. 238-247. 5. D.M. Gallagher et al. "Memoria dinmica Desambiguacin de memoria utilizando el conflicto Buffer ", Proc. Sexta Int'l Conf. Arquitectnico Apoyo para Lenguajes de Programacin y Sistemas Operativos, ACM Press, Octubre de 994, pp. 183-193. 6. Worley J. et al. "AES finalistas en PA-RISC y IA-64: Implementaciones y performance, " Proc. El tercer Advanced Encryption Norma candidatos Conf., IST, Washington, D.C., Abril de 2000, pp. 57-74. 7. Mahlke S. A. et al. "Una Comparacin de la plena y Ejecucin parcial basa apoyo para ILP El transformador ", Proc. 22a Int'l Symp. Ordenador Arquitectura, EEE Computer Society Press, Los Alamitos, California, junio 1995, pp. 138-150. 8. Bharadwaj J. et al., "El Intel IA-64 Compilador Generador de cdigo, "Special Issue: Microprocesadores del siglo 21, parte 2, Intel Arquitectura IA-64, IEEE Micro, esta cuestin. CONTENIDO DEL REPORTE: 1.- Portada. 2.- ndice.

3.4.5.6.7.8.9.10.11.-

Introduccin. Antecedentes. Desarrollo Terico. Desarrollo Prctico. Resultado. Conclusiones. Bibliografa. Apndice Anexos.

MATERIA: Arquitectura de CLAVE: REE- EQUIPO NO: 0803 Computadoras II PROFESOR: FECHA: PRCTICA 3.- Introduccin a la arquitectura IA-64 UNIDAD IV. Procesamiento en paralelo y sistemas estrechamente acoplados. OBJETIVO(S): Identificar los elementos que integran los sistemas de memoria en las
arquitecturas modernas.

MATERIAL: WINDLX EQUIPO: Computadoras PC con Sistema Operativo Windows XP

ACTIVIDADES: Localizar el algoritmo Tomasulo. En el programa que muestra el algoritmo de Tomasulo, que permite la ejecucin de instrucciones en un orden distinto al del programa, tambin llama ejecucin en desorden, adems en este algoritmo se ve notablemente la dependencia de instrucciones y datos. Mismos datos que se encuentran en los registros de la memoria y puede que recaigan en una coherencia. El programa cuenta con dos archivos, uno que indica las variables, y otro mas que muestra el cdigo en s. Con los programas y el WINDLX, Para correr el programa y observar la segmentacin de cauces, debemos cargar a memoria los dos programas. Despus una vez cargados damos clic a F7, para ver la ejecucin de las instrucciones por ciclo de reloj y poder apreciar la segmentacin de cause.

DIAGRAMAS:

BIBLIOGRAFA: http://www.monografias.com/trabajos13/simdlx.shtml#QUEES#QUEES http://home.hyperlink.net.au/~chart/index.htm http://www.derekroconnor.net/

CONTENIDO DEL REPORTE: 1.2.3.4.5.6.7.8.9.10.11.Portada. ndice. Introduccin. Antecedentes. Desarrollo Terico. Desarrollo Prctico. Resultado. Conclusiones. Bibliografa. Apndice Anexos.

MATERIA: Arquitectura de CLAVE: REE- EQUIPO NO: 0803 Computadoras II PROFESOR: FECHA: PRCTICA 3.- Usando el simulador WINDLX UNIDAD IV. Procesamiento en paralelo y sistemas estrechamente acoplados. OBJETIVO(S): Identificar los elementos que integran los sistemas de memoria en las
arquitecturas modernas.

MATERIAL: SIMULADOR WINDLX

EQUIPO: Computadoras PC con Sistema Operativo Windows XP

ACTIVIDADES: Localizar el algoritmo Tomasulo. En el programa que muestra el algoritmo de Tomasulo, que permite la ejecucin de instrucciones en un orden distinto al del programa, tambin llama ejecucin en desorden, adems en este algoritmo se ve notablemente la dependencia de instrucciones y datos. Mismos datos que se encuentran en los registros de la memoria y puede que recaigan en una coherencia. El programa cuenta con dos archivos, uno que indica las variables, y otro mas que muestra el cdigo en s. Con los programas y el WINDLX, Para correr el programa y observar la segmentacin de cauces, debemos cargar a memoria los dos programas. Despus una vez cargados damos clic a F7, para ver la ejecucin de las instrucciones por ciclo de reloj y poder apreciar la segmentacin de cause.

DIAGRAMAS:

BIBLIOGRAFA: http://www.monografias.com/trabajos13/simdlx.shtml#QUEES#QUEES http://home.hyperlink.net.au/~chart/index.htm http://www.derekroconnor.net/

CONTENIDO DEL REPORTE: 1.2.3.4.5.6.7.8.9.10.11.Portada. ndice. Introduccin. Antecedentes. Desarrollo Terico. Desarrollo Prctico. Resultado. Conclusiones. Bibliografa. Apndice Anexos.

MATERIA: Arquitectura de CLAVE: REE- EQUIPO NO: 0803 Computadoras II PROFESOR: FECHA: PRCTICA 4.- Memorias CACHE UNIDAD IV. Procesamiento en paralelo y sistemas estrechamente acoplados. OBJETIVO(S): Aprender el uso del simulador SMPCach para estudiar el rendimiento
de estas memorias.

MATERIAL: SIMULADOR SMPCach EQUIPO: Computadoras PC con Sistema Operativo Windows XP

ACTIVIDADES: Estudiar la teora y el manual que estn en el simulador. Aprender a usar el simulador Realizar los ejercicios indicados por el maestro DIAGRAMAS:

BIBLIOGRAFA: Manual de SMP Cach Teora del simulador SMPCach D.M. Gallagher et al. "Memoria dinmica Desambiguacin de memoria utilizando el conflicto Buffer ", Proc. Sexta Int'l Conf. Arquitectnico Apoyo para Lenguajes de Programacin y Sistemas Operativos, ACM Press, Octubre de 994, pp. 183-193.

CONTENIDO DEL REPORTE: 1.- Portada. 2.- ndice. 3.- Introduccin.

4.5.6.7.8.9.10.11.-

Antecedentes. Desarrollo Terico. Desarrollo Prctico. Resultado. Conclusiones. Bibliografa. Apndice Anexos.