UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERIA MECANICA ELECTRICA ELECTRNICA Y SISTMAS

ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA

I O

SISTEMAS DIGITALES III

MICROPROCESADORES 8080, 8085

PRESENTADO POR: FREDY WILBER NINA MAMANI COD. DE MAT. 040516

SEMESTRE VI

PUNO -

PERU

MICROPROCESADORES DE 8 BITS
La historia de los microprocesadores empez con la generacin de cuatro bits, que naci con la intencin de sustituir a un conjunto de integrados, por lo que no tena ni mucho menos el carcter de "propsito general" que acab imponindose en la generacin de ocho bits. Tal fue el caso del 4004, en el ao 1971, diseado para asumir todas las funciones de seis integrados hechos a medida ("custom made") y destinado a una calculadora (Morse et al., 1980). El hecho de seleccionar el 18008, 18080 y el Z80 para este estudio es debido a que cada uno de ellos aport algo nuevo dentro de su generacin.

3.1. Intel 8008

El 8008 no es todava un microprocesador de propsito general. Sali al mercado en el ao 1972, como consecuencia del encargo realizado a finales de 1969 por la Computer Terminal Corporation (hoy Datapoint) a Intel para realizar un circuito integrado destinado a un terminal de pantalla. La mayor parte del repertorio de instrucciones y de la organizacin de los registros fue especificada por Datapoint, pero en Intel se aadieron otras especificaciones para que lo que luego sera el 8008 fuera un circuito integrado ms verstil (Morse et al., 1980). Arquitectura: Comparado con las arquitecturas actuales de los microprocesadores de 32 bits, la del 8008 nos parece hoy muy simple. Los registros se dividen en siete de 8 bits accesibles por el programador (A, B, C, D, E, H y L), una pila integrada en el chip formada por ocho registros de 14 bits y un puntero de pila de tres bits y cuatro banderas de estado (Figura 15). El registro A es el acumulador y todas las operaciones se realizan entre l y otro registro, devolviendo el resultado en el acumulador. Los registros H y L (High y 330
Anexo B. Sobre microprocesadores

Low) contienen la direccin de una palabra de memoria que en los nemnicos del ensamblador se refiere como "registro M", aunque en realidad se trata de un pseudorregistro. Toda referencia a memoria se realiza a travs de este registro.

Cualquier piso de la pila puede servir como contador de programa. Cuando se ejecuta una sentencia CALL (llamada a subrutina), el puntero de pila modifica su valor apuntando a un nuevo registro que ser el nuevo contador de programa. Las cuatro banderas del 8008 reflejan el estado en que queda el microprocesador al realizarse la ltima operacin lgica o aritmtica. Estas banderas son Carry (Acarreo), Zero (que se activa cuando el valor que hay en el acumulador es cero), Parity (Paridad, una funcin muy importante en un integrado orientado a aplicaciones con un tubo de rayos catdicos) y Sign, que refleja el contenido del bit ms a la izquierda del acumulador, pero que no da facilidades para el manejo de nmeros negativos como en un principio se pudiera pensar. Instrucciones: Las instrucciones del 8008 estn orientadas hacia la manipulacin de datos de ocho bits. Los modos de direccionamiento son slo dos: inmediato y relativo a alguno de los registros A-L. Todas las instrucciones se pueden enmarcar dentro de alguno de estos tipos: - Referentes a los registros A-L: carga, intercambio y descarga. - Especficas del acumulador: aritmticas, lgicas y de rotacin de bits del acumulador.

- De transferencia de control: saltos condicionales e incondicionales, llamadas y retornos de subrutinas condicionales e incondicionales. Los condicionamientos se refieren al estado de alguna bandera. - De entrada/salida: se transfieren los contenidos del acumulador al puerto designado y viceversa. - De control del procesador: HALT y NO-OP, siendo esta ltima un movimiento del acumulador en el acumulador, resultando una accin nula. Tambin hay instrucciones de incremento y decremento para el manejo de bucles que, aunque no fueron especificadas por Datapoint, convirtieron al 8008 casi en un procesador de propsito general. No hay una operacin especfica para salvaguardar el contenido de las cuatro banderas, por lo que el tratamiento de interrupciones es complicado, aunque no imposible (Morse et al., 1980). 331 Computadores personales Memoria y E/S: La memoria direccionable es de 16K (Palabra de direccin de 14 bits), lo que significaba una cantidad respetable en una poca en la que las memorias resultaban todava caras. La limitacin de espacio direccionable se debe a la falta de patillas disponibles. Adems, bus de datos y de direcciones estn multiplexados (Ver cuadro 2.) de forma que la direccin se enva por ocho patillas en dos ciclos consecutivos. Juntamente con los 14 bits de direccin se envan dos seales de control, y de ah viene la limitacin de supeditarse a una direccin de 14 bits en vez de 16.
3.2. Intel 8080

En el ao 1973 la tecnologa MOS estaba la suficientemente perfeccionada como para intentar aplicarla a la fabricacin de chips. En un primer momento, la compaa Intel pens en hacer una versin del 8008 en NMOS para obtener una mayor velocidad, basndose en las mscaras ya utilizadas para la fabricacin de la versin PMOS anterior. Sin embargo, estas mscaras no resultaron apropiadas, por lo que se decidi crear un nuevo producto -el 8080-, que utilizara un empaquetamiento de cuarenta patillas, que por entonces ya resultaba ms econmico. El reto planteado fue el obtener una mejora por un factor de diez sobre el 8008 de la siguiente forma. - Manejo de datos de 16 bits para el clculo de direcciones. - Inclusin de aritmtica BCD. - Aumento del nmero de modos de direccionamiento. - Mejora del sistema de interrupciones. Todo esto se hara manteniendo la compatibilidad entre un subconjunto de instrucciones del ensamblador del 8080 con el del 8008, necesitndose lgicamente un proceso de traduccin y, finalmente, la generacin de una nueva ROM como residencia del programa. El diseo del 8080 no se corresponde con las especificaciones dadas de antemano por otra compaa como en el caso anterior, sino que se trata del primer chip de propsito totalmente general.

El microprocesador 8080
Historia del 8080

Durante el verano de 1971, Federico Faggin fue a Europa para realizar seminarios sobre el MCS-4 y el 8008 y para visitar clientes. Recibi una gran cantidad de crticas (algunas de ellas constructivas) acerca de la arquitectura y el rendimiento de los microprocesadores. Las compaas que estaban ms orientadas hacia la computacin eran las que le decan las peores crticas. Cuando regres a su casa, se le ocurri una idea de cmo hacer un microprocesador de 8 bits mejor que el 8008, incorporando muchas de las caractersticas que esa gente estaba pidiendo, sobre todo, ms velocidad y facilidad de implementacin en el circuito. Decidi utilizar el nuevo proceso NMOS (que utiliza transistores MOS de canal N) que se utilizaba en las ltimas memorias RAM dinmicas de 4 kilobits, adems le agreg una mejor estructura de interrupciones, mayor direccionamiento de memoria (16 KB en el 8008 contra 64 KB en el 8080) e instrucciones adicionales (como se puede apreciar en las descripciones de los conjuntos de instrucciones que se encuentran ms abajo). Al principio de 1972 decidi realizar el nuevo chip. Sin embargo Intel decidi esperar a que el mercado respondiera primero con el MCS-4 y luego con el MCS-8 antes de dedicar ms dinero al desarrollo de nuevos diseos. En el verano de 1972, la decisin de Intel fue comenzar con el desarrollo del nuevo microprocesador. Shima (el mismo de antes) comenz a trabajar en el proyecto en noviembre. La primera fabricacin del 8080 se realiz en diciembre de 1973. Los miembros del grupo que hacan el desarrollo encontraron un pequeo error y el primero de abril de 1974 se pudo lanzar al mercado el microprocesador. El 8080 realmente cre el verdadero mercado de los microprocesadores. El 4004 y el 8008 lo sugirieron, pero el 8080 lo hizo real. Muchas aplicaciones que no eran posibles de realizar con los microprocesadores previos pudieron hacerse realidad con el 8080. Este chip se us inmediatamente en cientos de productos diferentes. En el 8080 corra el famoso sistema operativo CP/M (siglas de Control Program for Microcomputers) de la dcada del '70 que fue desarrollado por la compaa Digital Research. Como detalle constructivo el 8080 tena alrededor de 6000 transistores MOS de canal N (NMOS) de 6 micrones, se conectaba al exterior mediante 40 patas (en formato DIP) y necesitaba tres tensiones para su funcionamiento (tpico de los circuitos integrados de esa poca): +12V, +5V y -5V. La frecuencia mxima era de 2 MHz. La competencia de Intel vino de Motorola. Seis meses despus del lanzamiento del 8080, apareci el 6800. Este producto era mejor en varios aspectos que el primero. Sin embargo, la combinacin de tiempos (el 8080 sali antes), "marketing" ms agresivo, la gran cantidad de herramientas de hardware ysoftware, y el tamao del chip (el del 8080 era mucho menor que el del 6800 de Motorola) inclinaron la balanza hacia el 8080. El mayor competidor del 8080 fue el microprocesador Z-80, que fue lanzado en 1976 por la empresa Zilog (fundada por Faggin). Entre las ventajas pueden citarse: mayor cantidad de instrucciones (158 contra 74), frecuencia de reloj ms alta, circuito para el apoyo de refresco de memorias RAM dinmicas, compatibilidad de cdigo objeto (los cdigos de

operacin de las instrucciones son iguales) y una sola tensin para su funcionamiento (+5V). El Z-80 fue concebido por Federico Faggin y Masatoshi Shima como una mejora al 8080, comenzando el desarrollo a partir de noviembre de 1974 en la empresa presidida por el primero. Tal fue el xito que tuvo esta CPU que luego varias empresas comenzaron a producir el chip: SGS-Ates, Mostek, Philips, Toshiba, NEC, Sharp, etc. Este microprocesador ocup rpidamente el lugar del anterior y se us en todo tipo de microcomputadoras (incluyendo muchas de las "home computers" de la primera mitad de la dcada del '80).

Arquitectura del 8080

Debe notarse la gran semejanza en la arquitectura de los microprocesadores 8008 y 8080.

Conjunto de registros del 8080

Es una ampliacin del conjunto del 8008, como puede observarse a continuacin: Clasificacin Registro Longitud Pares de registros Longitud Acumulador A 8 bits B 8 bits BC 16 bits C 8 bits Registros de uso D 8 bits DE 16 bits general E 8 bits H 8 bits HL 16 bits L 8 bits Contador de programa PC 16 bits Puntero de pila SP 16 bits Indicadores F 8 bits Hay cinco indicadores (Sign, Zero, Alternate Carry, Parity, Carry) ubicado en un registro de ocho bits llamado F (de Flags): Bit 7 6 5 4 3 2 1 0 Flag S Z 0 AC 0 P 1 C Los tres bits no usados siempre toman esos valores.

Conjunto de instrucciones del 8080

Incluye el conjunto de instrucciones del 8008. Adems existen las siguientes: SUMA 16 BITS CARGA 16 BITS

DAD B DAD D DAD H DAD SP

HL <- HL+BC HL <- HL+DE HL <- HL+HL HL <- HL+SP

LXI B,D16 LXI D,D16 LXI H,D16 LXI SP,D16 LHLD Addr SHLD Addr

BC <- D16 DE <- D16 HL <- D16 SP <- D16 HL <- (Addr (Addr) <- HL

INCREMENTAR INR M INR A INX B INX D INX H INX SP

HL) <- (HL)+1 A <- A+1 BC <- BC+1 DE <- DE+1 HL <- HL+1 SP <- SP+1

DECREMENTAR DCR M DCR A DCX B DCX D DCX H DCX SP

(HL) <- (HL)-1 A <- A-1 BC <- BC-1 DE <- DE-1 HL <- HL-1 SP <- SP-1

CARGA 8 BITS LDAX B A <- (BC) LDAX D A <- (DE) STAX B (BC) <- A STAX D (DE) <- A LDA Addr A <- (Addr) STA Addr (Addr) <- A OPERACIONES CON LA PILA PUSH B Push BC PUSH D Push DE PUSH H Push HL PUSH PSW Push AF POP B Pop BC POP D Pop DE POP H Pop HL POP PSW Pop AF XTHL HL HL <-> (SP) SPHL SP <- HL donde Addr es una direccin de 16 bits.

ESPECIALES XCHG DE <-> HL DAA Ajuste decimal acumul. CMA <- 0FFh - A STC Cy <- 1 CMC Cy <- 1 - Cy

CONTROL DI Deshabilitar interrupciones EI Habilitar interrupciones

ENTRADA/SALIDA IN D8 D8 A <- Port D8 OUT D8 Port D8 <- A

Si bien todas las instrucciones del 8008 estn incluidas en el 8080, un programa grabado en ROM para el primer procesador no correr para el segundo ya que los cdigos de operacin de las instrucciones son diferentes, por lo que se deber volver a ensamblar el cdigo fuente para que pueda funcionar en el 8080.

Terminales (pinout) del 8080

Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 40 patas (veinte de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milmetros), mientras que la distancia entre patas enfrentadas es de 0,6 pulgadas (15,32 milmetros). Ntese en el grfico el semicrculo que identifica la posicin de la pata 1. Esto sirve para no insertar el chip al revs en el circuito impreso. Las funciones de las 40 patas con las que se conecta el 8080 con el exterior son las siguientes: Pata Nombre Descripcin 1 A10 Bus de direcciones 2 GND Referencia de tierra. Todas las tensiones se miden con respecto a este punto. 3 D4 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal de control que indica salida a perifrico. 4 D5 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal que indica si el uP est en ciclo de bsqueda de instruccin. 5 D6 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal de control que indica entrada de perifrico. 6 D7 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal de control que indica lectura de memoria. 7 D3 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal que indica que el uP se ha detenido. 8 D2 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal que indica que se realiza una operacin con el stack. 9 D1 Si SYNC = 0: Bus de datos. Si SYNC = 1: Modo lectura/escritura. 10 D0 Si SYNC = 0: Bus de datos. Si SYNC = 1: Seal de reconocimiento de interrupcin. 11 -5V Una de las tres patas de alimentacin del 8080. 12 RESET Seal de borrado de todos los registros internos del 8080. Para ello, ponerlo a uno durante tres ciclos de reloj como mnimo. 13 HOLD Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria).

14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

INT CLK2 INTE DBIN /WR SYNC +5V HLDA CLK1 READY WAIT A0 A1 A2 +12V A3 A4 A5 A6 A7 A8 A9 A15 A12 A13 A14 A11

Seal de pedido de interrupcin. Seal de reloj (debe venir del generador de reloj 8224). Seal de aceptacin de interrupcin. Indica que el bus de datos est en modo lectura. Indica que el bus de datos est en modo escritura. Este pin se pone a uno cuando comienza una nueva instruccin. Una de las tres patas de alimentacin del 8080. Reconocimiento de HOLD. Seal de reloj (debe venir del generador de reloj 8224). Sirve para sincronizar memorias o perifricos lentos (detiene al 8080 mientras se lee o escribe el dispositivo). Cuando vale "1", el 8080 est esperando al perifrico lento. Bus de direcciones Bus de direcciones Bus de direcciones Una de las tres patas de alimentacin del 8080. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones. Bus de direcciones.

Cuando la pata SYNC est a "1" lgico, las patas D0-D7 pasan a ser seales de control, por lo que no se puede conectar directamente D0-D7 al bus de datos. Se debe intercalar un controlador y amplificador de bus 8228. De esta manera se puede observar que el 8080 no funciona si no se agregan los circuitos integrados de soporte 8224 y 8228.

El microprocesador 8085
Introduccin
El siguiente microprocesador creado por la empresa Intel fue el 8085 en 1977. La alimentacin es nica: requiere slo +5V. Esto se debe a la nueva tecnologa utilizada para la fabricacin llamada HMOS (High performance N-channel MOS) que adems permite una mayor integracin, llegando a la VLSI (Very Large Scale of Integration o muy alta escala de integracin) con ms de diez mil transistores (el 8085 no es VLSI, pero s el 8088, como se ver ms adelante). Tiene incorporado el generador de pulsos de reloj con lo que slo hace falta un cristal de cuarzo y un par de capacitores externos (para el 8080 se necesitaba el circuito integrado auxiliar que lleva el cdigo 8224). Adems est mejorado en lo que se refiere a las interrupciones. Incluye las 74 instrucciones del 8080 y posee dos adicionales (RIM y SIM) referidas a este sistema de interrupciones y a la entrada y salida serie. El bus de datos est multiplexado con los ocho bits menos significativos del bus de direcciones (utiliza los mismos pines para ambos buses), con lo que permite tener ms pines libres para el bus de control del microprocesador (el 8080

necesitaba un integrado especial, el 8228, para generar el bus de control). Intel produjo ROMs, RAMs y chips de soporte que tienen tambin el bus multiplexado de la misma manera que el microprocesador. Todos estos integrados forman la familia MCS-85. Debido a la gran densidad de integracin comparado con el 8080, se utiliz mucho este microprocesador en aplicaciones industriales. Sin embargo, para aplicaciones de computacin de uso general, se extendi ms el uso del microprocesador Z-80 como se indic en el apartado referente al 8080.

Interrupciones
El microprocesador 8085 posee un complejo y completo sistema de interrupciones. Esta uP posee cinco terminales destinados al tratamiento de interrupciones. Recordemos que una interrupcin es un artificio hardware/software por el cual es posible detener el programa en curso para que, cuando se produzca un evento predeterminado, despus de concluir la instruccin que est ejecutando, efecte un salto a una determinada subrutina en donde se efectuar el tratamiento de la interrupcin; una vez acabado ste, el uP contina con la instruccin siguiente del programa principal. As pues, el 8085 dispone de tres formas diferentes de tratar las interrupciones que le llegan por los citados cinco terminales. Los nombres de estos cinco terminales son: INTR (Interrupt Request): Por esta entrada se introduce una interrupcin que es aceptada o no segn haya sido previamente indicado por las instrucciones EI (Permitir interrupciones) o DI (No permitir interrupciones). Cuando una interrupcin es permitida y sta se ha producido, la CPU busca una instruccin RST (de un slo byte), que es presentada por el bus de datos por el perifrico que interrumpe. Este byte tiene el formato binario 11 XXX 111. La subrutina se ubicar en la direccin 00 XXX 000. RST 5.5, RST 6.5 y RST 7.5: Los terminales de RST 5.5 y RST 6.5 detectan la interrupcin slo si la seal que se les aplica es un uno lgico o nivel alto de una cierta duracin, lo mismo que la entrada anterior INTR; sin embargo, la entrada de interrupcin correspondiente al terminal RST 7.5 se excita por flanco ascendente, es decir, por una transicin de cero a uno. Esta transicin se memoriza en un biestable en el interior del uP. Estas interrupciones se pueden habilitar o deshabilitar mediante las instrucciones EI y DI, como enel caso de INTR; pero adems son enmascarables por software mediante la instruccin SIM (Set Interrupt Mask). Es posible leer tanto el estado de la mscara como las interrupciones que se han producido y an no se atendieron mediante la instruccin RIM. TRAP: Es una interrupcin no enmascarable que es activada cuando el terminal del mismo nombre se lleva a nivel lgico uno. Esta interrupcin es la de ms alta prioridad, por lo que puede ser usada para tratar los acontecimientos ms relevantes, tales como errores, fallos de alimentacin, etc. Nivel de Nombre de la Valor ledo en el bus Direccin de la prioridad interrupcin de datos subrutina en hexadecimal Mayor prioridad TRAP 0024 RST 7.5 003C No importa RST 6.5 0034 RST 5.5 002C 11000111 0000 11001111 0008 11010111 0010

Menor prioridad INTR

11011111 11100111 11101111 11110111 11111111

0018 0020 0028 0030 0038

Control de entrada/salida serie

Este microprocesador posee dos terminales denominados SID (Serial Input Data) y SOD (Serial Output Data). Estos terminales se pueden usar con propsitos generales. Por ejemplo el terminal SID se puede conectar a un interruptor y el SOD a un LED (a travs de una compuerta inversora externa). Para leer el estado del terminal SID se ejecuta la instruccin RIM, con lo que se puede leer en el bit 7 del acumulador el estado de dicho terminal. Para enviar un dato por el terminal SOD se ejecuta la instruccin SIM, donde el bit 7 del acumulador debe tener el valor a poner en el terminal, y el bit 6 debe estar a uno.

Conjunto de instrucciones del 8085

Aparte de las 74 instrucciones del 8080, este procesador posee dos instrucciones ms. SIM (Set interrupt mask): Sirve para poner la mscara de interrupcin de RST 5.5, RST 6.5 y RST 7.5 y para enviar un dato por la puerta serie (terminal SOD). Estos datos deben estar cargados en el acumulador y son: Bit 7: Valor a enviar al terminal SOD Bit 6: Permiso para cambiar el estado del terminal SOD. Slo se puede cambiar si vale 1. Bit 5: No usado. Bit 4: R 7.5 (Reset 7.5): Bit para poner a cero el biestable de la interrupcin RST 7.5. Bit 3: MSE (Mask Select Enable): Cuando vale 1, se puede cambiar la mscara de interrupcin. Bit 2: M 7.5 (Mask 7.5): Se habilita la interrupcin RST 7.5 si este bit vale 1 y se ejecut previamente la instruccin EI. Bit 1: M 6.5 (Mask 6.5): Se habilita la interrupcin RST 6.5 si este bit vale 1 y se ejecut previamente la instruccin EI. Bit 0: M 5.5 (Mask 5.5): Se habilita la interrupcin RST 5.5 si este bit vale 1 y se ejecut previamente la instruccin EI. RIM (Read interrupt mask): Sirve para leer la mscara de interrupcin general, y de RST 5.5, RST 6.5, RST 7.5, las interrupciones pendientes y para leer el dato de la puerta serie (terminal SID). Luego de la ejecucin de esta instruccin, el acumulador tiene lo siguiente: Bit 7: Valor ledo del terminal SID Bit 6: I 7.5 (Interrupt Pending 7.5): Indica que todava no se ejecut la interrupcin RST 7.5. Bit 5: I 6.5 (Interrupt Pending 6.5): Indica que todava no se ejecut la interrupcin RST 6.5. Bit 4: I 5.5 (Interrupt Pending 5.5): Indica que todava no se ejecut la interrupcin RST 5.5. Bit 3: IE (Interrupt Enable): Cuando vale 1 la interrupcin INTR est habilitada.

Bit 2: M 7.5 (Mask 7.5): Si este bit y IE valen 1, la interrupcin RST 7.5 est habilitada. Bit 1: M 6.5 (Mask 6.5): Si este bit y IE valen 1, la interrupcin RST 6.5 est habilitada. Bit 0: M 5.5 (Mask 5.5): Si este bit y IE valen 1, la interrupcin RST 5.5 est habilitada.

Terminales (pinout) del 8085

Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 40 patas (veinte de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milmetros), mientras que la distancia entre patas enfrentadas es de 0,6 pulgadas (15,32 milmetros). Ntese en el grfico el semicrculo que identifica la posicin de la pata 1. Esto sirve para no insertar el chip al revs en el circuito impreso. Las funciones de las 40 patas con las que se conecta el 8085 con el exterior son las siguientes: Pata 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 Nombre X1 X2 RESET OUT SOD SID TRAP RST 7.5 RST 6.5 RST 5.5 INTR /INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 Descripcin Entre estas dos patas se ubica el cristal Para inicializar perifricos Salida serie Entrada serie Entrada de interrupcin no enmascarable Entrada de interrupcin (mxima prioridad) Entrada de interrupcin Entrada de interrupcin Entrada de interrupcin (mnima prioridad) Reconocimiento de interrupcin Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado Bus de direcciones y datos multiplexado

19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

AD7 GND A8 A9 A10 A11 A12 A13 A14 A15 S0 ALE /WR /RD S1 IO/M READY /RESET IN CLK OUT HLDA HOLD VCC

Bus de direcciones y datos multiplexado Referencia de tierra. Todas las tensiones se miden con respecto a este punto. Bus de direcciones Bus de direcciones Bus de direcciones Bus de direcciones Bus de direcciones Bus de direcciones Bus de direcciones Bus de direcciones Bit de estado del 8085 Cuando est uno indica que salen direcciones por las patas ADn, en caso contrario, entran o salen datos Cuando vale cero hay una escritura Cuando vale cero hay una lectura Bit de estado del 8085 Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria Sirve para sincronizar memorias o perifricos lentos Cuando est a cero inicializa el 8085 Salida del reloj para los perifricos Reconocimiento de HOLD Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria) tensin de alimentacin: +5Vdc