Sumadores Comparadores Multiplexores

Ing. Ronald Ponguillo Intriago ESPOL FIEC rponguil@espol.edu.ec

Circuitos combinacionales

SSI: 1 a 12 puertas MSI: 13 a 99 puertas Clasificacin LSI: 100 transistores/mm2 VLSI: 1000 transistores/mm2 Existen funciones que se repiten de forma habitual: CIRCUITOS SSI y MSI

Bloques MSI combinacionales

Codificadores (CODEC)
Decodificadores (DECO) Multiplexadores (MUX) Demultiplexadores (DEMUX) Convertidores de cdigo Aritmtica en binario

OPERACIONES ARITMTICAS

Nmero A

Nmero B

La forma de realizar operaciones en binario forman la base de la Unidades Aritimtico lgicas (ALU) de los computadores. Las operaciones bsicas son: - Informacin sobre los operandos (A=B, A>B, A<B, etc) Comparadores - Suma - Resta - Multiplicaciones y divisiones

CONTROL

ALU

Informacin sobre la operacin (Flags)

Resultado R

Como podemos construir un circuito que sume dos bits X e Y? F(X,Y) = X aritmtica) + Y (suma

Que pasa si X=1 e Y=1?

Podemos usar un XOR para la suma y un AND para el carry

A este circuito se lo llama Half-Adder

X Half Adder Y

Cmo se suman nmeros de dos bits?

Ej:
1 1 + 1 1 ______________________

Cmo se suman nmeros de dos bits?

Ej: 1 1 1 + 1 1 _____________________ 0

Cmo se suman nmeros de dos bits?

Ej: 1 1 1 + 1 1 _____________________ 1 0 1

Cmo se suman nmeros de dos bits?

Ej: 1 1 1 + 1 1 _____________________ 1 1 0 1

Cmo se suman nmeros de dos bits?

Ej:
1 1 1 + 1 1 _____________________ 1 1 0 1 Ci X Y

Full Adder
Co

Se necesita un Full Adder que considere el acarreo de entrada.

Podemos adaptar nuestro half-adder para convertirlo en un full adder?

Ci X

Half Y Adder

X Y

Half Adder

Co C

Full Adder

He aqu el full adder

Otra forma de ver al Full Adder

Ai Ci Bi ACARREO (CARRY) Ci-1

Sumador Completo de 1 bit Si

Ai Bi Ci-1 Si

Ci

Ejercicio:

disear un sumador de cuatro bits usando half y/o full adders. A4 A3 A2 A1 + B4 B3 B2 B1

C5 C4 C3 C2 C1

A Half Adder B

Ae A Full Adder

As

As

A1

HA As FA As FA As FA As

C1

Sumador de cuatro bits

B1

A4 A3 A2 A1
+ B4 B3 B2 B1 C5 C4 C3 C2 C1

Ae A2
B2 Ae A3 B3 Ae A4 B4

C2

C3

C4

C5

OPERACIONES ARITMTICAS : Suma binaria

A2 C2 B2 C1 A1 B1 C0 A0 B0 C-1

Sumador de 1 bit S2 B1 A1
14

Sumador de 1 bit S1

Sumador de 1 bit S0

B0
3

A0
2 5 11

+Vcc
4

B3 A3 B2 A2 CE +Vcc
5 16 1 4 3

B1 A1
7 8

B0 A0
11 10 13 12

13

CS

7482
12 1

CE

10

CS

7483
15 2 6 9

14

S1

S0

S3

S2

S1

S0

OPERACIONES ARITMTICAS : Resta binaria

Mi Pi Si Prstamo (Borrow) Pi-1

Restador de 1 bit Di

El mtodo no se usa. Se plantea: Como utilizar el circuito de sumar para restar? Conduce a representar los nmeros negativos de una forma especial. (Complemento a 1 y complemento a 2)

OPERACIONES ARITMTICAS : Resta binaria

Se utiliza poco

OPERACIONES ARITMTICAS : Resta binaria

Es lo habitual en los MPU/MCU

OPERACIONES ARITMTICAS : Resta binaria

El truco esta en convertir las restas en sumas cambiando el nmero negativo por su complemento a 1 ( a 2) D = M - S = M + (-S) Representado en complemento a 1 o en complemento a 2

Ejemplos con complemento a 1

8-6=2 M=8 S=6 + 1000 1001 1 0001 1 + 0010 1000 0110 C1 1001 6 - 8 = -2 M=6 S=8 + 0110 0111 0 1101 0110 1000 C1 0111

C1

0010

REGLA
Si hay acarreo el resultado es positivo para obtenerlo hay que sumar el acarreo

REGLA
Si no hay acarreo el resultado el negativo y est en complemento a 1

OPERACIONES ARITMTICAS : Resta binaria

OPERACIONES ARITMTICAS : Resta binaria

Complemento a 1 S1 S0 E M1 M0 CE control control 0 0 1 1 E 0 1 0 1 S 1 0 0 1 E S E S

Sumador de 2 bits

CS

D1

D0

Se requiere interpretar el resultado

Signo en Cs
Cs = 1 positivo Cs = 0 negativo

NOTA:

Explicar como hacer una pequea ALU que sume y reste con complemento a 1.

OPERACIONES ARITMTICAS : Resta binaria

Ejemplos con complemento a 2
8-6=2 M=8 S=6 + 1000 1010 1 0010 1000 0110 6 - 8 = -2

C2

1010

M=6 S=8
+ 0110 1000 0 1110

0110 1000

C2

1000

C2

0010

REGLA
Si hay acarreo el resultado es positivo y se obtiene directamente

REGLA
Si no hay acarreo el resultado el negativo y est en complemento a 2

OPERACIONES ARITMTICAS : Resta binaria

OPERACIONES ARITMTICAS : Resta binaria

INTERPRETACIN GEOMTRICA DE LA RESTA EN COMPLEMENTO A 2 EN 8 BITS

A Complemento a 2 de A

255

C = A - B = A + (-B)
0 1 A B 255 0

C2 de B

Nota para interpretar la resta en un MCU con complemento a 2

255

A C2 de C

C2 de B

"NOTAR: Si Carry=0 la resta es negativa B > A"

OPERACIONES ARITMTICAS : Resta binaria

Complemento a 2 S1 S0

M1

M0 CE

Sumador de 2 bits

"1"

Este sistema es mas rpido que el otro ya que el Acarreo no tiene que realimentarse.

CS

D1

D0

Se requiere interpretar el resultado

Signo en Cs
Cs = 1 positivo Cs = 0 negativo

NOTA:

Explicar como hacer una pequea ALU que sume y reste con complemento a 2.

OPERACIONES ARITMTICAS : Resta binaria

OPERACIONES ARITMTICAS : Resta binaria

NOTA: Con 8 bits tenemos +127 y -128.

OPERACIONES ARITMTICAS : Resta binaria

Con la representacin de bit de signo y complemento a 2 (el mas utilizado) se realizan sumas y restas siempre como sumas y sin preocuparse del acarreo. (-8)+2 1000 + 0010 1010 C=0 (-2)+(-3) 1110 + 1101 1011 C=1 (-2)-(-3) 1110 + 0011 0001 C=1

-6

-5

+1

Si se modifica el bit de signo, hemos sobrepasado la capacidad (el resultado necesita mas bits) 7+6 0111 + 0110 1101 (-5)+(-4) 1011 + 1100 0111 C=1

NOTAR: El Acarreo (C) no representa nada

Sale positivo? El resultado no se puede representar con 3 bits.

C=0

Sale negativo?

En los MPU/MCU se utiliza el bit de signo (N) para indicar que ha pasado esto. N = 1 indica que se ha modificado el bit de signo en una operacin.

OPERACIONES ARITMTICAS : Resta binaria

Pequea ALU que permite sumar/restar 2 bits.

S1

S0

M1

M0 CE

control =0 Suma =1 Resta

Sumador de 2 bits

D1

D0

control

ALU

OPERACIONES ARITMTICAS : Comparadores

A Comparador B

A=B A>B A<B

En el tema sobre MCU/PMU se comentar el uso de bits especiales (FLAGs, Palabra de estado, etc) que informan sobre resultados de operaciones aritmticas y que son importantes en la elaboracin de programas. Ejemplo Flag Z implica que el resultado de una operacin ha sido cero

Ejemplo

Serie TTL 7485 Comparador de nmeros de 4 bits.

COMPARADORES BINARIOS
CASO DE 2 BITS
A 0 0 1 1 B 0 1 0 1 E 1 0 0 1 G 0 0 1 0 L 0 1 0 0 A, B: Entradas E: Salida de igualdad (A = B) G: Salida que indica A > B L: Salida que indica A < B

G = A.B L = A.B E=G+L

54/7485 : COMPARADOR (BINARIO O BCD) DE 4 BITS

7485
A0 B0 A1 B1 ALBO A2 AEBO B2 AGBO A3 B3 ALBI AEBI AGBI COMPARATOR

Entradas: A0..A3: Dato de entrada A. B0..B3: Dato de entrada B. A < B: Entrada que indica que en la comparacin de nivel anterior A ha sido menor que B (conexin en cascada). A = B: Entrada que indica que en la comparacin de nivel anterior A=B. A > B: Entrada que indica que en la comparacin de nivel anterior A>B. Salidas A<B, A=B, A>B: Salidas que indican el resultado de la comparacin.

TABLA DE VERDAD 54/7485

A3, B3 A3>B3 A3<B3 A3=B3 A3=B3 A3=B2 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3
Comparing Inputs A2, B2 A1, B1 A0, B0 X X X X X X A2>B2 X X A2<B2 X X A2=B2 A1>B1 X A2=B2 A1<B1 X A2=B2 A1=B1 A0>B0 A2=B2 A1=B1 A0<B0 A2=B2 A1=B1 A0=B0 A2=B2 A1=B1 A0=B0 A2=B2 A1=B1 A0=B0 A2=B2 A1=B1 A0=B0 A2=B2 A1=B1 A0=B0 A2=B2 A1=B1 A0=B0 | | | | | | | | | | | | | | | | Cascading Inputs AGBI ALBI X X X X X X X X X X X X X X X X H L L H L L X X H H L L

AEBI X X X X X X X X L L H H L L

| | | | | | | | | | | | | | | |

Outputs AGBO H L H L H L H L H L L L L H

ALBO L H L H L H L H L H L L L H

AEBO L L L L L L L L L L H H L L

COMPARADOR DE 8 BITS UTITLIZANDO 7485

Selecciona una salida a de varias entradas La entrada que es seleccionada como salida es determinada por las lneas de control Para seleccionar entre n entradas, se necesitan log2n lneas de control.

Demultiplexor

Exactamente lo contrario

Dada una entrada la direcciona entre n salidas, usando log2n lneas de control.

As luce un multiplexor 4-a-1

Si S0 = 1 y S1 = 0, que entrada es transferida a la salida?

Multiplexores
Los CMOS pueden ser analgicos

E0 E1
.. E2n-1 .. n entradas de seleccin MUX

Aplicaciones: Como conmutador de lneas, en conjuncin con el DMUX, realizacin de funciones lgicas, etc

Multiplexores
CURIOSIDAD: Aunque son circuitos de muchas entradas son relativamente sencillos de implementar

Multiplexores
CMOS comerciales 74C150 74C151 74C153 4051 Analgico. 2 a 1 4052 Analgico. 4 a 1 4053 Analgico. 8 a 1 4066 Interruptores analgicos

TTL comerciales 74150 16 a 1. Salida nivel bajo. 74151 8 a 1. Doble salida (nivel alto y bajo) 74153 4 a 1. 74157 2 a 1. 74158 2 a 1. Salida nivel bajo

Funciones lgicas con multiplexores

+Ucc

E0 E1 E2 E3 E4 E5 E6 E7

Cuanto vale la funcin en funcin de CBA ? MUX Cuanto vale la salida del MUX en funcin de CBA ?
S0 S1 S2

A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

f(A,B,C) 1 0 1 0 1 0 0 1

GND

CBA

Con un MUX de una entrada menos. (Se puede necesitar adicionalmente un inversor)
A B C
E0 E1 E2 E3

f(A,B,C) 1 0 1 1 0 0 0 1 C

MUX

f(A,B,C)

S 0 S1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

1
0 C

"0"
GND

"1"
+Vcc

Multiplexores a partir de Mux de orden inferior

Demultiplexores

S0 S1
DEMUX

.. S2n-1

.. n entradas de seleccin

Demultiplexores

TTL comerciales 74138 1 a 4. Salidas con nivel bajo.

Aplicaciones de los DEMUX y MUX

2n Entradas

Total de lneas envadas: n+1 frente a 2n

2n Salidas

MUX

DEMUX

Entradas de Seleccin (n)