Transistor BJT

Introduccin
Transistor bipolar de unin (BJT = Bipolar Junction Transistor)
Dispositivo semiconductor formado por 3 regiones dopadas alternativamente:
npn (o pnp)
Accin transistor: Captacin de portadores mayoritarios procedentes de una unin
p-n polarizada en directa que los emite por otra unin p-n inversamente polarizada y
muy cercana a la anterior
Dos tipos:
BJT npn BJT pnp
Transistor BJT
Introduccin
Tres terminales: E = Emisor, B = Base, C = Colector
No es simtrico: la concentracin de portadores en E es generalmente
bastante mayor que en C
La regin central (B) es estrecha
Slo 2 tensiones y 2 corrientes independientes (leyes de Kirchhoff)
17
10 ~
D
N
15
10 ~
D
N
16
10 ~
A
N
m 5 ~ 1 m 10 ~ 5
m 1 . 0 ~
ZAD
SATURACIN
DIRECTA
ZAI
SATURACIN
INVERSA
CORTE
CORTE
Transistor BJT
Introduccin
4 modos de operacin en funcin de la polarizacin de las 2 uniones p-n
BJT npn
Transistor BJT
Ecuaciones I-V
( ) 1

T BC
U V
R
S
e
I
( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
( ) 1

T BE
U V
F
S
e
I
( ) ( ) 1

/ /
+ =
T BC T BE
U V
R
S
U V
F
S
B
e
I
e
I
I
( ) ( )
T BC T BE T BC
U V U V
S
U V
R
S
C
e e I e
I
I
/ / /
1

+ =
Modelo circuital
genrico
ZAD , BE
V
Transistor BJT
Modos de operacin
T BE
U V
F
S
B
e
I
I
/

=
B F C
I I =
B F E
I I ) 1 ( + =
( ) 1

T BC
U V
R
S
e
I
( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
( ) 1

T BE
U V
F
S
e
I
B F
I
E
I
C
I
B
I
BE
V
BC
V

+
+
|
|
.
|

\
|
F
S
I

B F
I
E
I
C
I
B
I
ZAD , BE
V
BC
V

+
+
Modelos circuitales simplificados
ZAD: V
BE
> 0, V
BC
< 0
X
X
X
ZAI , BC
V
Transistor BJT
T BC
U V
R
S
B
e
I
I
/

=
B R E
I I =
B R C
I I ) 1 ( + =
( ) 1

T BC
U V
R
S
e
I
( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
( ) 1

T BE
U V
F
S
e
I
B R
I
E
I
C
I
B
I
BE
V
BC
V

+
+
|
|
.
|

\
|
R
S
I

B R
I
E
I
C
I
B
I
BE
V

+
+
ZAI , BC
V
ZAD , ZAI , BE BC
V V <
F R
<<
Modos de operacin
Modelos circuitales simplificados
ZAI: V
BE
< 0, V
BC
> 0
X
X
X
T BC
U V
R
S
e
I
/

( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
T BE
U V
F
S
e
I
/

Transistor BJT
( ) 1

T BC
U V
R
S
e
I
( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
( ) 1

T BE
U V
F
S
e
I
sat CE,
V
E
I
C
I
B
I
sat , BE
V
BC
V

+
+
ZAD , sat , BE BE
V V >
<<
sat , CE
V
Modos de operacin
Modelos circuitales simplificados
Saturacin: V
BE
> 0, V
BC
> 0
X
X
Transistor BJT
( ) 1

T BC
U V
R
S
e
I
( )
T BC T BE
U V U V
S
e e I
/ /

E
I
C
I
B
I
BE
V
BC
V

+
+
( ) 1

T BE
U V
F
S
e
I
E
I
C
I
B
I
BE
V
BC
V

+
+
Modos de operacin
Modelos circuitales simplificados
Corte: V
BE
< 0, V
BC
< 0
X
X
X X
Transistor BJT
Modos de operacin
4 modos de operacin en funcin de la polarizacin de las 2 uniones p-n
Activa directa: El BJT acta como amplificador de intensidad: I
C
= |
F
I
B
con |
F
~ 100.
Fluyen corrientes por la unin BE y casi todos los e
-
emitidos por E son colectados en C.
Activa inversa: El BJT acta como amplificador de intensidad: I
E
= -|
R
I
B
con |
R
~ 1.
Fluyen corrientes por la unin BC y casi todos los e
-
emitidos por C son colectados en E,
pero son menos que en ZAD.
Saturacin: La ganancia en intensidad decae notablemente y la tensin entre C y E es
baja (~corto).
Corte: Corrientes muy bajas en los tres terminales (~abiertos).
ZAD
SATURACIN
DIRECTA
ZAI
SATURACIN
INVERSA
CORTE
CORTE
Transistor BJT
Caractersticas I-V
Caracterstica de entrada
ZAD
SATURACIN
DIRECTA
ZAI
SATURACIN
INVERSA
CORTE
CORTE
BE
V
B
I
0 =
CE
V
CE
V
Caracterstica de salida
Transistor BJT
Comportamiento en gran seal
Equivalentes circuitales en ZAD
Movimiento alrededor del punto de operacin
Punto de
operacin
Gran seal
Pequea seal
+
) ( ) ( t v V t V
BC Q BC BC
A + =
) ( ) ( t v V t V
BE Q BE BE
A + =
) ( ) ( t i I t I
C Q C C
A + =
<< A A A A ) ( , ) ( , ) ( , ) ( con t v t v t i t i
BC BE C B
) ( ) ( t i I t I
B Q B B
A + =
) (t I
E

) (t I
C

+
+
) (t V
BE
) (t V
BC
) (t I
B
T BE
U t V
S
e I
/ ) (
T BE
U t V
F
S
e
I
/ ) (

T BEQ
U V
S
e I
/
EQ
I
CQ
I
BQ
I
BEQ
V
BCQ
V

+
+
T BEQ
U V
F
S
e
I
/

) (t i
E
A

r
) (t i
C
A

+
+
) (t v
BE
A
) (t v
BC
A
) (t i
B
A
) (t v g
BE m
A
T BEQ
U V
S
e I
/
EQ
I
CQ
I
BQ
I
BEQ
V
BCQ
V

+
+
T BEQ
U V
F
S
e
I
/

) (t i
E
A

r
) (t i
C
A

+
+
) (t v
BE
A
) (t v
BC
A
) (t i
B
A
) (t v g
BE m
A
Comportamiento en gran seal
Transistor BJT
Conductancia
de entrada

Transconductancia
del BJT

T
BQ
T
U V
F
S
Q
BE
B
BE
B
U
I
U
e I
V
I
t v
t i
g
T BEQ
= = =
A
A
=
/

d
d
) (
) (
T
CQ
T
U V
S
Q
BE
C
BE
C
m
U
I
U
e I
V
I
t v
t i
g
T BEQ
= = =
A
A
=
/
d
d
) (
) (
Punto de operacin
Pequea seal
) ( ) (

t i r t v
B BE
A = A
) ( ) ( ) (
m
t i t v g t i
B F BE C
A = A = A
T BEQ
U V
F
S
BQ
e
I
I
/

=
BQ F
U V
S CQ
I e I I
T BEQ

/
= =
ZAD , BE BEQ
V V =
Transistor BJT
Ejemplo de amplificador
(1) Punto de operacin:
T BEQ
U V
S
e I
/
CQ
I
BQ
I
BEQ
V
+
T BEQ
U V
F
S
e
I
/

BB
V
B
R
CC
V
C
R

T BEQ
U V
F
S
BQ
e
I
I
/

=
BQ F
U V
S CQ
I e I I
T BEQ

/
= =
B
BEQ BB
BQ
R
V V
I

=
C
CEQ CC
CQ
R
V V
I

=
Asumiendo ZAD:
Recta de carga:
Recta de carga:
B
R
C
R
CC
V
BB
V
) (t v
i
) (t V
BE
) (t V
CE
) (t I
C
) (t I
B
Transistor BJT
Ejemplo de amplificador
(1) Punto de operacin:
Q
B
R
C
R
CC
V
BB
V
) (t v
i
) (t V
BE
) (t V
CE
) (t I
C
) (t I
B
T BEQ
U V
S
e I
/
CQ
I
BQ
I
BEQ
V
+
T BEQ
U V
F
S
e
I
/

BB
V
B
R
CC
V
C
R

Transistor BJT
Ejemplo de amplificador (cont.)
(2) Pequea seal:
) (t v
i
B
R
C
R

r
) (t i
C
A

+
) (t v
BE
A
) (t i
B
A
) (t v g
BE m
A
B
BE i
B
R
t v t v
t i
) ( ) (
) (
A
= A
C
CE
C
R
t v
t i
) (
) (
A
= A
) ( ) (

t i r t v
B BE
A = A
) ( ) (
m
t v g t i
BE C
A = A
) ( ) ( ) ( ) (

m m
t v
r R
r
R g t v g R t i R t v
i
B
C BE C C C CE

+
= A = A = A
Factor de amplificacin
(Ganancia en pequea seal)
T BQ
U I g =

T CQ m
U I g =
B
R
C
R
CC
V
BB
V
) (t v
i
) (t V
BE
) (t V
CE
) (t I
C
) (t I
B
Transistor BJT
Ejemplo de amplificador (cont.)
Transistor MOS
Introduccin
MOSFET = Metal-Oxide-Semiconductor Field-Effect Transistor
Transistor de efecto campo metal-xido-semiconductor:
Terminales: D = Drenador, G = Puerta, S = Fuente
Dos tipos: MOS de canal n (nMOS) y MOS de canal p (pMOS)
Bilateral: D y S son elctricamente indistinguibles
Resistencia de entrada infinita: I
G
= 0 (G aislada por construccin)
nMOS
Transistor MOS
Introduccin
D
I
D
S
G
G
I
S
I
+

GS
V
+
GD
V

+
DS
V
D
I
D
S
G
+

GS
V
+
GD
V

+
DS
V
Terminales: D = Drenador, G = Puerta, S = Fuente
Bilateral: D y S son elctricamente indistinguibles (V
D
> V
S
en nMOS)
Resistencia de entrada infinita: I
G
= 0 (G aislada por construccin)
Slo 1 corriente y 2 tensiones independientes (leyes de Kirchhoff)
nMOS
DS S D
I I I = =
GD GS DS
V V V =
Transistor MOS
Introduccin
3 modos bsicos de operacin
Cuando la tensin de puerta (G) supera un cierto umbral V
T
se induce un canal
conductivo entre drenador (D) y fuente (S).
Si se aplica una tensin V
DS
hay flujo de portadores (e
-
) desde S a D intensidad I
D

circulando desde D a S Si |V
DS
|I
D.

Si V
DS
es suficientemente alta, el canal se estrangula e I
D
se satura.
La conductividad del canal est modulada por la tensin de puerta:
Si V
G
> V
T
y |V
G
|I
D

Si V
G
< V
T
, no hay canal Transistor en corte (I
D
= 0, corte)
nMOS
D
I
D
S
G
+

GS
V

+
DS
V
D
I
T GS DS
V V V =
GS
V |
T GS
V V =
CORTE
HMICA
LINEAL o
DS
V
SATURACIN
Transistor MOS
Ecuaciones I-V
=
D
I
T GS
V V < , 0
T GS DS T GS DS DS T GS
V V V V V V V V V K s >
(

, ,
2
1
) (
2
ohm
T GS DS T GS T GS
V V V V V V V K > > , , ) (
2
sat
D
I
D
S
G
+

GS
V

+
DS
V
Modelo circuital
genrico
( )
DS GS D
V V f I , =
D
I
GS
V
DS
V

+
+
D
G
S
Corte
hmica
Saturacin
D
I
T GS DS
V V V =
GS
V |
T GS
V V =
CORTE
HMICA
LINEAL o
DS
V
SATURACIN
Transistor MOS
Comportamiento en gran seal
Equivalentes circuitales en SATURACIN
Movimiento alrededor del punto de operacin
Punto de
operacin
Gran seal
Pequea
seal
+
) ( ) ( t v V t V
GS Q GS GS
A + =
<< A A ) ( , ) ( con t v t i
GS D
) ( ) ( t i I t I
D Q D D
A + =
) (t I
D

+
) (t V
GS
| |
2
sat
) (
T GS
V t V K
DQ
I

+
GSQ
V
( )
2
sat T GSQ
V V K
) (t i
D
A

+
) (t v
GS
A
) (t v g
GS m
A
( )
T GSQ
Q
GS
D
m
V V K
V
I
g = =
sat
2
d
d
D
DS
D
R
t v
t i
) (
) (
A
= A
) ( ) ( t v t v
GS i
A =
GSQ GG
V V =
D
DSQ DD
DQ
R
V V
I

=
Transistor MOS
Ejemplo de amplificador
(1) Punto de operacin:
( )
2
sat T GSQ
V V K
DQ
I
GSQ
V
+
GG
V
DD
V
D
R

( )
2
sat T GSQ DQ
V V K I =
Asumiendo SAT:
Recta de carga:
Recta de carga:
GG
V
) (t v
i
D
R
DD
V
) (t V
GS
) (t V
DS
) (t I
D
(2) Pequea seal:
) ( ) (
m
t v g t i
GS D
A = A
) ( ) (
m
t v R g t v
i D DS
= A
Factor de amplificacin
(Ganancia en peq. seal)
) (t v g
GS m
A
) (t i
D
A
) (t v
GS
A
+
D
R

) (t v
i
( )
T GSQ m
V V K g =
sat
2